NVIDIAがRiverlaneの少数持分を取得、GPU-QECの取り組みを拡大

10月22日に公開されたQuantum Computing Reportの記事によると、NVIDIAはケンブリッジに拠点を置く量子誤り訂正企業Riverlaneの戦略的な少数株式持分を取得した。両社はまた、Riverlaneのデコーダソフトウェアと、より広範なDeltaflow QECスタックに加えて、NVIDIA H100 GPUを用いて量子誤り訂正向けデコーダの再較正を高速化するための技術的取り組みを拡大したことも明らかにした。

発表内容

この投資についてQuantum Computing Reportは、NVIDIAによる英国でのより広範なコンピューティング関連コミットメントの一環だと説明しており、その総額は$250 millionに上るとしている。同じ報告では、Riverlaneへの出資は、英国の人工知能ベンチャー4社への企業投資とあわせて発表されたとしている。

Riverlaneが注力しているのは量子誤り訂正であり、これは信頼性の高い論理量子ビットを支えるために、十分な速さで誤りを検出・訂正することを目的としたハードウェアおよびソフトウェアのレイヤーだ。同社のウェブサイトによると、DeltaflowはリアルタイムQECシステムであり、Deltaflow 2は独自のハードウェアデコーダをデータルーティングおよびリアルタイム処理ロジックと統合したFPGAベースのプラットフォームと説明されている。

DesignQuantum ニュースレターを購読

量子コンピューティングのニュースと解説を無料でお届けします。すべての記述に出典リンク付き。毎日・毎週・毎月から選べます。

Website

メールアドレス 配信頻度毎日毎週毎月 言語EnglishEspañol简体中文हिन्दीالعربيةPortuguês (Brasil)FrançaisDeutsch日本語Русский한국어Bahasa IndonesiaTürkçeItalianoTiếng ViệtPolskiNederlandsไทยفارسیУкраїнськаবাংলাاردوKiswahiliBahasa Melayuעברית 無料で購読する

無料。いつでもワンクリックで配信停止できます。 プライバシーポリシー

技術的な詳細

今回の協業の中心はデコーダの再較正にある。これは、量子ビットの挙動が変化するのに応じて、デコーダが用いる誤りモデルの重みを更新することを指す。Riverlaneの10月14日付の技術アップデートでは、周波数、欠陥、ゲート性能の変化に伴って量子ビットは時間とともにドリフトし、その結果、固定的なデコーダ重みの精度が低下するとしている。

この課題に対応するため、RiverlaneはLocal Clustering Decoderを単一のNVIDIA H100 GPU上でのバッチ処理向けに適応させた。Riverlaneによると、単一CPUコアで3 minutesかかっていた表面符号の1回の学習エポックは、H100では2.8 secondsに短縮された。

Riverlaneはまた、生のデコード・スループットでも大幅な向上を報告した。表面符号では、H100は1秒あたり約4.2 millionのシンドロームを処理したのに対し、単一CPUコアでは約59,000だった。Quantum Computing Reportはこれを、1秒あたり4 million超のシンドローム処理と、およそ70xの高速化と要約している。

同社によると、学習エポック全体での高速化率がデコード単体の場合より低いのは、ポリシー更新や候補重みの構築など、GPU加速の対象外の処理が一部残っているためだ。Riverlaneはまた、GPUとマルチコアCPUでの実行も比較しており、32 CPU coresでは表面符号のエポック時間が1コア比で約23x改善したものの、単一のH100はなお表面符号で約3x高速で、反復符号でも2x高速だったとしている。

Riverlaneによると、学習済みの重みはデコーダの精度を大きく改善でき、符号によっては論理誤り率を数％から最大で2倍改善できるという。これらの結果は査読付き論文ではなく、同社の技術アップデートで共有された。

なぜ重要なのか

リアルタイムQECの制約となるのは、実験中のデコーダ遅延だけではなく、実験の合間にデコーダをどれだけ速く再較正できるかという点でもある。再較正に時間がかかりすぎると、次の実験が始まる前にハードウェアが再びドリフトしてしまう可能性がある。

だからこそ、GPUという観点が重要になる。Quantum Computing Reportは、この協業が、GPU加速によって物理ノイズモデルを更新し、その結果をASICやFPGAのような低遅延デコーダハードウェアに渡す、QPU-GPUの緊密に結合された制御ループにつながる可能性を示していると述べている。Riverlane自身の資料でも、Deltaflowは異なる量子ビット方式やQECスキームにまたがってスケーラブルな論理量子ビットを実現する道筋として位置づけられている。

注目点

当面の焦点は、こうした較正ワークフローが技術実証から実運用の制御スタックへどれほど早く移行するかだ。Riverlaneは、Deltaflow 2が低遅延動作のために量子制御スタックへ直接接続するとしており、同社の技術アップデートでは、より高速な較正が変化するハードウェア挙動にQECが追随する助けになると主張している。

投資家やシステム構築企業は、NVIDIAの持分取得がCUDA-Q、GPU支援較正、そしてRiverlaneのハードウェアデコーダのロードマップをめぐる、より深い製品統合につながるかどうかにも注目するだろう。現時点で最も明確な短期的シグナルは実務的なものだ。Riverlaneの表現を借りれば、デコーダの再較正は「数分から数秒へ」と短縮された。