Sandia và Quantinuum mô tả đầy đủ bộ cổng của một qubit logic bằng ‘GST logic’

Các nhà nghiên cứu tại Sandia National Laboratories và Quantinuum đã điều chỉnh một trong những công cụ chẩn đoán lỗi qubit kỹ lưỡng nhất, chụp cắt lớp bộ cổng (gate set tomography, GST), để nó hoạt động trên các qubit logic đã được sửa lỗi chứ không chỉ trên qubit vật lý. Trong bản tiền ấn phẩm Logical gate set tomography, nhóm 14 tác giả mô tả điều họ gọi là lần mô tả đặc tính đầy đủ và tự nhất quán đầu tiên của một bộ cổng logic một qubit phổ quát, thực hiện trên System Model H1 của Quantinuum, bộ xử lý bẫy ion 20 qubit.

Điều gì được công bố

Phương pháp, gọi tắt là ‘GST logic’, nhằm trả lời một câu hỏi mà tỷ lệ lỗi đơn giản không trả lời được: sau khi sửa lỗi lượng tử làm xong việc của nó, loại nhiễu nào còn sót lại? Theo bài báo, GST logic xây dựng các mô hình chi tiết của những phép toán logic có nhiễu. Từ đó, các nhà nghiên cứu có thể suy ra các đại lượng như độ trung thực của cổng và khoảng cách kim cương, đồng thời kiểm tra lỗi kết hợp (coherent) và các hiệu ứng phi Markov, khi nhiễu phụ thuộc vào những gì đã xảy ra trước đó trong phép tính.

Như Quantum Computing Report mô tả, thí nghiệm là đợt đo cuối cùng được thực hiện trên máy H1-1. Qubit logic được mã hóa bằng mã Steane bảy qubit, và nhóm sử dụng sửa lỗi chủ động với phản hồi tức thời, áp các xung hiệu chỉnh vật lý lên ion thay vì chỉ theo dõi hiệu chỉnh bằng phần mềm. Bộ cổng được mô tả gồm chuẩn bị trạng thái logic, phép đo, các cổng Clifford H và S, một chu kỳ chờ và sửa lỗi, cùng cổng T phi Clifford thực hiện qua tiêm trạng thái ma thuật và dịch chuyển lượng tử.

Nhận bản tin DesignQuantum

Tin tức và bài giải thích miễn phí về điện toán lượng tử, mỗi nhận định đều dẫn nguồn. Chọn hằng ngày, hằng tuần hoặc hằng tháng.

Website

Địa chỉ email Tần suấtHằng ngàyHằng tuầnHằng tháng Ngôn ngữEnglishEspañol简体中文हिन्दीالعربيةPortuguês (Brasil)FrançaisDeutsch日本語Русский한국어Bahasa IndonesiaTürkçeItalianoTiếng ViệtPolskiNederlandsไทยفارسیУкраїнськаবাংলাاردوKiswahiliBahasa Melayuעברית Đăng ký miễn phí

Miễn phí. Hủy đăng ký bằng một cú nhấp bất cứ lúc nào. Chính sách quyền riêng tư

Chi tiết kỹ thuật

Bài báo cho biết dữ liệu phần cứng chủ yếu cho thấy lỗi logic ngẫu nhiên kiểu Pauli (lật bit và lật pha ngẫu nhiên), không có bằng chứng về tính phi Markov logic và chỉ có dấu hiệu yếu của lỗi logic kết hợp. QCR đưa ra ước tính độ bất trung thực rối lượng tử khoảng 0,2% đến 1,7% cho các cổng logic, với biên sai số rộng vì mỗi mạch chỉ chạy 50 lần.

Để xem xét sâu hơn, các tác giả chạy cùng giao thức với số lần chạy nhiều hơn hẳn trên trình giả lập hệ thống chi tiết của Quantinuum. Tại đó, theo phần tóm tắt, GST logic phát hiện tính phi Markov yếu nhưng có ý nghĩa thống kê và bằng chứng mạnh về lỗi logic kết hợp. Bằng cách bật và tắt từng nguồn lỗi trong trình giả lập, nhóm lần ra cách các lỗi vật lý cụ thể định hình lỗi logic. QCR cho biết suy giảm pha trong quá trình vận chuyển và làm lạnh ion là nguyên nhân chính gây trôi logic kết hợp, và hành vi phi Markov có thể phát sinh từ chính các chu kỳ trích xuất hội chứng ngay cả khi nhiễu vật lý là Markov.

Vì sao quan trọng

Các định lý ngưỡng và bộ giải mã thường giả định rằng sửa lỗi biến nhiễu vật lý phức tạp thành các lỗi Pauli đơn giản và độc lập. GST logic cho các nhóm phần cứng cách kiểm tra giả định đó trực tiếp trên qubit đã mã hóa thay vì suy luận gián tiếp. Kết quả trên H1 phần lớn ủng hộ bức tranh nhiễu đơn giản, còn kết quả trên trình giả lập cho thấy những lỗi tinh vi, có cấu trúc có thể trở nên quan trọng khi máy lớn dần.

Điều cần theo dõi

Công trình là bản tiền ấn phẩm và chưa được bình duyệt. Các câu hỏi còn bỏ ngỏ gồm liệu phương pháp có mở rộng được sang bộ cổng logic nhiều qubit và mã lớn hơn hay không, và liệu các nhóm phần cứng có áp dụng thường xuyên trên các hệ thống mới hơn như Helios của Quantinuum hay không.