IBM의 Starling 로드맵 들여다보기: 2026년 11월 오류 정정 성과가 보여 주는 것과 보여 주지 않는 것

IBM은 11월 11일 업데이트에서 2029년 출시 예정인 내결함성 기계 Starling의 모든 주요 구성 요소에서 진전이 있었다고 밝혔습니다. 더 촘촘한 칩 내 커플러, 더 단순한 오류 정정 부호, 실시간 디코더, 칩 간 링크입니다. 수치는 사실이지만 대부분 부품 수준의 결과입니다. 가장 어려운 단계, 즉 Starling이 요구하는 오류율로 연결된 모듈들에 걸쳐 오류 정정된 논리 큐비트를 운용하는 일은 아직 입증되지 않았습니다.

이 페이지는 영어에서 번역되었습니다. 기업명, 제품명, 출처 링크는 변경되지 않았습니다. 영문 원문 보기

목표: 논리 큐비트 200개와 1억 회의 연산

IBM에 따르면 2029년 출시 예정인 IBM Quantum의 Starling 시스템은 논리 큐비트 200개에서 1억 회의 양자 연산으로 이루어진 회로를 실행합니다. 논리 큐비트는 많은 물리 큐비트에 분산된 보호된 양자 정보 단위로, 오류가 쌓이는 속도보다 빠르게 오류를 감지하고 정정할 수 있게 해 줍니다. 기초 내용은 저희의 오류 정정 해설에서 다룹니다.

Starling의 설계는 IBM 연구진이 2024년 Nature에 발표한 이변수 바이시클 부호라는 양자 저밀도 패리티 검사(qLDPC) 부호 계열에 기반합니다. 대표적인 예인 [[144,12,12]] “gross” 부호는 물리 큐비트 288개에 논리 큐비트 12개를 저장합니다. 논문은 물리 오류율 0.1%를 가정할 때 널리 쓰이는 표면 부호가 비슷한 수준의 보호를 위해 3,000개 가까운 물리 큐비트를 필요로 할 것으로 추정합니다. 2025년 IBM은 이런 부호로 완전한 컴퓨터를 구성하는 방법, 즉 '바이시클 아키텍처'를 제시했습니다. 각각 논리 처리 장치를 갖춘 부호 모듈을 어댑터로 연결하고 매직 상태 공장에서 공급하는 구조입니다.

문제는 배선입니다. 원래 방식에서는 각 큐비트가 다른 큐비트 6개와 상호작용해야 하며, 그중 일부는 칩 위에서 멀리 떨어져 있습니다. 그래서 2026년 11월의 성과는 큐비트 수가 아니라 커플러, 링크, 제조에 초점을 맞추고 있습니다.

IBM이 11월 11일에 발표한 내용

IBM은 Quantum Developer Conference에 맞춰 이번 업데이트를 공개했으며, 저희가 별도로 다룬 Nighthawk r3 로드맵과 같은 날이었습니다. 아래 표는 보고된 각 성과를 IBM이 Starling에 대해 제시한 목표와 비교합니다. 모든 수치는 IBM이 직접 발표한 것입니다.

구성 요소	2026년 11월 보고 내용	Starling 요구 사항 또는 현황
물리 큐비트(Loon 칩)	결맞음 시간(T1) 약 200마이크로초, 게이트 오류율 중앙값 약 0.3%	밀리초 수준의 T1, 0.01%대 하단의 게이트 오류율
현행 칩의 최고 게이트	Heron과 Nighthawk의 게이트 오류율 최저 0.04%	0.01%대 하단
칩 내 장거리 커플러(c-couplers)	공진기 품질 계수 1,000만 초과, 배선층 2개에서 3개로, 길이 20밀리미터	IBM은 Starling의 필요 수준을 넘는다고 설명
오류 정정 부호	개선된 부호는 큐비트당 연결이 6개가 아닌 5개면 충분하며, IBM은 논리 오류율이 20~100배 낮아진다고 보고	시뮬레이션 결과이며 하드웨어에서는 아직 실행되지 않음
제조	프로세서당 조지프슨 접합 수를 약 5,000개에서 약 2,000개로 축소	모든 접합이 작동하는 칩을 늘림
디코더	Relay-BP 알고리즘 확장, 2나노미터 공정 전용 칩 개발 중	IBM은 알고리즘이 이미 Starling 요구를 충족한다고 설명
칩 간 링크(l-couplers)	Nighthawk 칩 2개 사이에 링크 4개, 평균 오류 약 1%(최고 0.7%)	모듈당 100개 이상의 링크, 오류 0.1%
극저온 장비	모듈형 극저온 유지 장치 2대를 연결해 5일이 안 되는 기간에 15밀리켈빈 미만으로 냉각	최대 12개의 극저온 모듈
제어 전자 장치	극저온 제어 칩의 게이트 성능이 상온 제어와 같거나 그 이상	냉동기 내부 배선 확장 경로

접합 수 감소가 생각보다 중요한 이유

가장 눈에 띄지 않는 항목이 가장 실용적일 수 있습니다. IBM은 개선된 부호 덕분에 프로세서마다 조지프슨 접합을 약 5,000개 대신 약 2,000개만 쓰면 된다고 말합니다. 접합당 수율이 99.95%라면, 완전히 작동하는 프로세서가 예전의 12개 중 1개에서 3개 중 1개로 늘어난다고 IBM은 추정합니다.

이 계산은 맞습니다. 모든 접합이 작동해야 한다면 완벽한 칩을 얻을 확률은 0.9995를 접합 수만큼 거듭제곱한 값입니다. 접합 5,000개에서는 약 8%, 2,000개에서는 약 37%로 4배가 넘는 개선입니다. 동일한 모듈을 많이 필요로 하는 기계에서 수율은 물리학 문제인 동시에 비용과 일정의 문제이기도 합니다.

가장 약한 고리는 말 그대로 링크

Starling은 모듈형으로, 서로 다른 칩과 서로 다른 극저온 유지 장치에 있는 프로세서들이 양자 상태를 주고받아야 합니다. IBM의 l-couplers 성과는 이 부분이 얼마나 진척됐는지를 가장 분명하게 보여 주는 지표입니다. 별도의 기술 게시물에서(저희의 이전 기사 참조) IBM은 80센티미터 길이의 알루미늄 동축 케이블을 통한 l-couplers 4개로 Nighthawk 프로세서 2개를 연결했다고 보고했습니다. 링크를 통한 상태 전송은 평균 99%, 최고 99.3%였습니다. 칩 사이에서 실행한 2큐비트 게이트의 충실도는 링크 4개 평균 94.75%로, 칩 내 게이트보다 훨씬 낮았습니다.

작은 불일치도 짚고 넘어갈 필요가 있습니다. IBM의 서면 자료는 최고 링크 결과를 99.3%로 제시하지만, Ars Technica는 IBM의 Oliver Dial이 최대 99.4%라고 말했다고 전했습니다. 어느 쪽이든 IBM이 Starling에 대해 설정한 목표는 링크 오류 0.1%로, 현재 평균보다 약 10배 나은 수준입니다. Starling에는 또한 모듈당 100개가 넘는 링크가 필요하지만 이번 시연에서는 4개였습니다.

연결 칩의 도입 속도도 느려졌습니다. IBM의 2026년 3월 로드맵은 2026년에 120큐비트 Nighthawk 모듈을 최대 3개 연결(360큐비트)할 것으로 예상했습니다. Ars Technica에 따르면 계획은 연결 칩 9개에서 2개로 축소됐으며, 520큐비트 Nighthawk r3 프로세서로 구성되는 첫 2칩 시스템은 이제 2027년으로 예정돼 있습니다.

디코딩: 주의 깊게 읽어야 할 주장

오류 정정은 고전 디코더가 측정 결과의 흐름에서 어떤 오류가 발생했는지를 실시간으로 알아낼 수 있을 때에만 작동합니다. 2025년 프리프린트에 소개된 IBM의 Relay-BP 디코더는 FPGA나 전용 칩에서 실행하도록 설계된 가벼운 메시지 전달 방식입니다. 시뮬레이션에서 이 디코더는 이변수 바이시클 부호에서 표준 디코더(BP+OSD)보다 나은 성능을 보였습니다. 프리프린트는 사이클당 1마이크로초 조건에서 12사이클 회로를 디코딩하는 데 약 600회 반복의 예산이 있다고 추정합니다.

IBM은 이제 Relay-BP가 이미 Starling의 요구 사항을 충족하며 2나노미터 공정의 전용 디코더 칩을 설계 중이라고 밝혔습니다. 알고리즘에 대한 강한 주장이지만 근거는 시뮬레이션입니다. 실제 하드웨어에서 동작 중인 논리 메모리를 따라잡는 디코더는 별개의 이정표입니다. IBM의 3월 로드맵은 2026년에 디코더 시제품을 약속했고, 11월 자료는 해당 칩을 아직 개발 중이라고 설명합니다.

다른 방식의 확장 전략

모든 초전도 큐비트 기업이 같은 길을 가는 것은 아닙니다. 11월 10일 Rigetti Computing은 9큐비트 칩렛 12개로 구성된 108큐비트 Cepheus 시스템에서 2큐비트 게이트 충실도 중앙값 99.5%를 보고했습니다. Rigetti는 냉동기를 네트워크로 연결하는 대신 희석 냉동기 한 대에 더 많은 큐비트를 담아 규모를 키울 계획이라고 밝혔습니다. IBM은 연결된 극저온 유지 장치에 걸고 있습니다. 두 전략 모두 각 기업이 직접 보고한 내용에 기반하며, 어느 쪽도 아직 대규모 오류 정정 연산을 입증하지 못했습니다.

과장과 실체

실체: IBM은 명확한 목표와 함께 부품 수준의 수치를 공개해 진척을 측정할 수 있게 했습니다. c-couplers의 품질 계수, 접합 수율 계산, 극저온 유지 장치 통합은 구체적인 공학적 진전입니다.
아직 입증되지 않은 것: 저희가 검토한 11월 자료에는 Loon급 하드웨어에서 실시간 디코딩과 함께 작동하는 qLDPC 논리 메모리에 대한 보고가 없습니다. IBM 로드맵에 따르면 Kookaburra라는 프로세서가 Starling 모듈 1개(논리 처리 장치와 메모리)를 시연할 예정이지만, 그 시연이 완료됐다는 보고는 없습니다.
격차가 큼: Loon의 게이트 오류율 중앙값(약 0.3%)은 Starling 목표의 10배가 넘고, 링크 오류는 약 10배 높으며, 링크 수도 모듈 하나에 필요한 수보다 25배 적습니다.
모델 기반 절감: Starling이 다른 내결함성 설계보다 물리 큐비트를 약 10배 적게 쓴다는 주장은 2024년 논문에서 가정한 0.1% 물리 오류율 같은 잡음 모델에 따라 달라집니다.
자체 보고: 이 수치의 대부분은 동료 평가를 거친 논문이 아니라 IBM의 블로그 게시물과 보도 자료에서 나왔습니다. 독립적인 결과가 나오기 전까지는 회사 측 설명으로 받아들여야 합니다.

주목할 점

2029년 일정이 유지될지는 네 가지 신호로 알 수 있습니다. 이변수 바이시클 부호 기반 논리 메모리를 실시간 디코딩과 함께 하드웨어에서 시연하는 것, 링크 수가 늘어나는 가운데 l-couplers 오류가 0.1%를 향해 낮아지는 것, 2칩 Nighthawk r3 시스템이 2027년에 제공되는 것, 그리고 IBM이 인용한 미국 에너지부 Genesis Mission의 목표인 2028년 말까지 논리 큐비트 100개로 어려운 연산 10만 회를 실행하는 것입니다. 이런 주장을 판단하는 방법은 저희 가이드 양자 컴퓨팅 발표를 읽는 법을 참고하세요.