Por dentro do caminho da IBM até o Starling: o que os resultados de correção de erros de novembro de 2026 mostram, e o que não mostram

A meta: 200 qubits lógicos e 100 milhões de operações

A IBM afirma que o sistema Starling da IBM Quantum, previsto para 2029, executará circuitos de 100 milhões de operações quânticas em 200 qubits lógicos. Um qubit lógico é uma unidade de informação quântica protegida, distribuída por muitos qubits físicos, para que os erros possam ser detectados e corrigidos mais rápido do que se acumulam. Nosso guia sobre correção de erros explica o básico.

O projeto do Starling se apoia em uma família de códigos quânticos de verificação de paridade de baixa densidade (qLDPC) chamados códigos bicicleta bivariados, que pesquisadores da IBM publicaram na Nature em 2024. O exemplo principal, o código "gross" [[144,12,12]], armazena 12 qubits lógicos em 288 qubits físicos. O artigo estima que o amplamente usado código de superfície precisaria de quase 3.000 qubits físicos para uma proteção comparável, supondo uma taxa de erro física de 0,1%. Em 2025, a IBM descreveu como construir um computador completo com esses códigos, a "arquitetura bicicleta": módulos de código, cada um com uma unidade de processamento lógico, unidos por adaptadores e alimentados por fábricas de estados mágicos.

O problema é a fiação. No esquema original, cada qubit precisa interagir com outros seis, e alguns desses parceiros ficam longe no chip. Por isso os resultados de novembro de 2026 se concentram em acopladores, conexões e fabricação, e não na contagem de qubits.

O que a IBM relatou em 11 de novembro

A IBM publicou a atualização junto com sua Quantum Developer Conference, no mesmo dia do roteiro do Nighthawk r3, que cobrimos separadamente. A tabela compara cada resultado relatado com a meta que a IBM define para o Starling. Todos os números são da própria IBM.

Bloco de construção	Relatado em novembro de 2026	Requisito ou status para o Starling
Qubits físicos (chip Loon)	Tempo de coerência (T1) de cerca de 200 µs; erro mediano de porta perto de 0,3%	T1 na faixa de milissegundos; erros de porta na parte baixa da faixa de 0,01%
Melhores portas nos chips atuais	Erros de porta no Heron e no Nighthawk de apenas 0,04%	Parte baixa da faixa de 0,01%
Acopladores de longo alcance no chip (c-couplers)	Fator de qualidade do ressonador acima de 10 milhões; três camadas de fiação em vez de duas; 20 mm de comprimento	A IBM diz que superam o que o Starling precisa
Código de correção de erros	O código revisado precisa de cinco conexões por qubit em vez de seis; a IBM relata taxas de erro lógico de 20 a 100 vezes menores	Simulado, ainda não executado em hardware
Fabricação	Junções Josephson por processador reduzidas de cerca de 5.000 para cerca de 2.000	Mais chips com todas as junções funcionando
Decodificador	Algoritmo Relay-BP ampliado; chip dedicado em processo de 2 nm em desenvolvimento	A IBM diz que o algoritmo já atende às necessidades do Starling
Conexões entre chips (l-couplers)	Quatro conexões entre dois chips Nighthawk; erro médio de cerca de 1% (melhor: 0,7%)	Mais de 100 conexões por módulo com erro de 0,1%
Criogenia	Dois criostatos modulares unidos, resfriados abaixo de 15 mK em menos de cinco dias	Até 12 módulos criogênicos
Eletrônica de controle	Chips de controle criogênicos agora igualam ou superam o desempenho de porta do controle em temperatura ambiente	Caminho de escala para a fiação dentro do refrigerador

Por que menos junções importam mais do que parece

Um dos itens menos chamativos pode ser o mais prático. A IBM diz que seu código revisado permite que cada processador use cerca de 2.000 junções Josephson em vez de cerca de 5.000. Com um rendimento de 99,95% por junção, a IBM estima que um processador em cada três sairia totalmente funcional, contra um em cada doze antes.

A conta fecha. Se todas as junções precisam funcionar, a chance de um chip perfeito é 0,9995 elevado ao número de junções. Isso dá cerca de 8% para 5.000 junções e cerca de 37% para 2.000, um ganho de mais de quatro vezes. Para uma máquina que precisa de muitos módulos idênticos, o rendimento de fabricação é um problema de custo e de cronograma tanto quanto de física.

O elo mais fraco é, literalmente, a conexão

O Starling é modular: processadores em chips e criostatos separados precisam trocar estados quânticos. Os resultados dos l-couplers da IBM são a medida mais clara de quanto isso avançou. Em uma publicação técnica separada (veja nossa reportagem anterior), a IBM relata ter ligado dois processadores Nighthawk com quatro l-couplers usando cabos coaxiais de alumínio de 80 cm. A transferência de estados pelas conexões teve média de 99%, com melhor resultado de 99,3%. Uma porta de dois qubits executada entre os chips teve fidelidade média de 94,75% nas quatro conexões, bem abaixo das portas dentro do chip.

Receba a newsletter da DesignQuantum^™

Notícias e guias gratuitos sobre computação quântica, com links para as fontes que usamos. Escolha receber diariamente, semanalmente ou mensalmente.

Site

E-mail FrequênciaDiáriaSemanalMensal IdiomaEnglishEspañol简体中文हिन्दीالعربيةPortuguês (Brasil)FrançaisDeutsch日本語Русский한국어Bahasa IndonesiaTürkçeItalianoTiếng ViệtPolskiNederlandsไทยفارسیУкраїнськаবাংলাاردوKiswahiliBahasa Melayuעברית Inscrever-me grátis

Grátis. Cancele a inscrição com um clique quando quiser. Política de privacidade

Há uma pequena discrepância que vale registrar. Os materiais escritos da IBM indicam 99,3% como o melhor resultado da conexão, enquanto o Ars Technica cita Oliver Dial, da IBM, falando em até 99,4%. De qualquer forma, a meta da própria IBM para o Starling é um erro de conexão de 0,1%, cerca de dez vezes melhor que a média atual. O Starling também precisa de mais de 100 dessas conexões por módulo, contra quatro nesta demonstração.

A implantação de chips interligados também desacelerou. O roteiro da IBM de março de 2026 previa até três módulos Nighthawk interligados de 120 qubits (360 qubits) em 2026. O Ars Technica relata que o plano foi reduzido de nove chips interligados para dois, e o primeiro sistema de dois chips, construído com processadores Nighthawk r3 de 520 qubits, agora está previsto para 2027.

Decodificação: uma afirmação para ler com cuidado

A correção de erros só funciona se um decodificador clássico conseguir descobrir, em tempo real, quais erros ocorreram a partir do fluxo de medições. O decodificador Relay-BP da IBM, descrito em um preprint de 2025, é um método leve de troca de mensagens projetado para rodar em FPGAs ou chips dedicados. Em simulação, ele superou um decodificador padrão (BP+OSD) em códigos bicicleta bivariados. O preprint estima um orçamento de cerca de 600 iterações para decodificar um circuito de 12 ciclos a um microssegundo por ciclo.

A IBM agora diz que o Relay-BP já atende aos requisitos do Starling e que está projetando um chip decodificador dedicado em processo de 2 nm. É uma afirmação forte sobre um algoritmo, mas se baseia em simulações. Um decodificador acompanhando uma memória lógica em funcionamento em hardware real é um marco diferente. O roteiro de março da IBM prometia um protótipo de decodificador em 2026, e os materiais de novembro descrevem o chip como ainda em desenvolvimento.

Uma aposta de escala diferente

Nem toda empresa de qubits supercondutores segue o mesmo caminho. Em 10 de novembro, a Rigetti Computing relatou fidelidade mediana de porta de dois qubits de 99,5% em seu sistema Cepheus de 108 qubits, construído com doze chiplets de nove qubits. A Rigetti diz que planeja escalar colocando mais qubits em um único refrigerador de diluição, em vez de interligar refrigeradores em rede. A IBM aposta em criostatos interligados. As duas estratégias são relatadas pelas próprias empresas, e nenhuma ainda demonstrou computação com correção de erros em escala.

Exagero versus substância

• Substância: a IBM publica números de componentes com metas explícitas, o que torna o progresso mensurável. Os fatores de qualidade dos c-couplers, a conta do rendimento das junções e a integração dos criostatos são passos concretos de engenharia.
• Ainda não demonstrado: os materiais de novembro que analisamos não relatam uma memória lógica qLDPC rodando em hardware da classe Loon com decodificação em tempo real. O roteiro da IBM diz que um processador chamado Kookaburra demonstrará um módulo do Starling (uma unidade de processamento lógico mais memória); essa demonstração não foi relatada como concluída.
• As lacunas são grandes: o erro mediano de porta do Loon (cerca de 0,3%) é mais de dez vezes a meta do Starling, e o erro de conexão é cerca de dez vezes alto demais, com 25 vezes menos conexões do que um módulo precisa.
• Economias baseadas em modelos: a afirmação de que o Starling precisa de cerca de dez vezes menos qubits físicos que outros projetos tolerantes a falhas depende de modelos de ruído, como a taxa de erro física de 0,1% usada no artigo de 2024.
• Dados da própria empresa: a maioria desses números vem de posts de blog e materiais de imprensa da IBM, não de artigos revisados por pares. Trate-os como a versão da empresa até que surjam resultados independentes.

O que acompanhar

Quatro sinais mostrarão se a data de 2029 se mantém: uma demonstração em hardware de uma memória lógica com código bicicleta bivariado e decodificação em tempo real; o erro dos l-couplers caindo em direção a 0,1% à medida que o número de conexões cresce; a entrega do sistema Nighthawk r3 de dois chips em 2027; e a meta da Genesis Mission do Departamento de Energia dos EUA, citada pela IBM, de 100 qubits lógicos executando 100.000 operações difíceis até o fim de 2028. Para saber como avaliar afirmações como essas, veja nosso guia sobre como ler um anúncio de computação quântica.