IBMs Weg zu Starling: Was die Fehlerkorrektur-Ergebnisse vom November 2026 zeigen und was nicht

Das Ziel: 200 logische Qubits und 100 Millionen Operationen

IBM zufolge soll das für 2029 geplante Starling-System von IBM Quantum Schaltkreise mit 100 Millionen Quantenoperationen auf 200 logischen Qubits ausführen. Ein logisches Qubit ist eine geschützte Einheit von Quanteninformation, verteilt auf viele physische Qubits, sodass Fehler schneller erkannt und korrigiert werden können, als sie sich aufbauen. Unser Erklärstück zur Fehlerkorrektur erläutert die Grundlagen.

Das Design von Starling beruht auf einer Familie von Quanten-LDPC-Codes (qLDPC, Low-Density Parity-Check), den sogenannten bivariaten Bicycle-Codes, die IBM-Forschende 2024 in Nature veröffentlicht haben. Ihr Vorzeigebeispiel, der „Gross“-Code [[144,12,12]], speichert 12 logische Qubits in 288 physischen Qubits. Der Fachartikel schätzt, dass der weit verbreitete Surface-Code für vergleichbaren Schutz fast 3.000 physische Qubits bräuchte, bei einer angenommenen physischen Fehlerrate von 0,1 %. 2025 beschrieb IBM, wie sich aus solchen Codes ein vollständiger Computer bauen lässt, die „Bicycle-Architektur“: Code-Module mit jeweils einer logischen Verarbeitungseinheit, verbunden über Adapter und versorgt von Fabriken für magische Zustände.

Der Haken ist die Verdrahtung. Im ursprünglichen Schema muss jedes Qubit mit sechs anderen interagieren, und einige dieser Partner liegen weit entfernt auf dem Chip. Deshalb drehen sich die Ergebnisse vom November 2026 um Koppler, Verbindungen und Fertigung statt um Qubit-Zahlen.

Was IBM am 11. November gemeldet hat

IBM veröffentlichte das Update zur Quantum Developer Conference, am selben Tag wie die Roadmap für Nighthawk r3, über die wir gesondert berichtet haben. Die Tabelle stellt jedes gemeldete Ergebnis dem Ziel gegenüber, das IBM für Starling nennt. Alle Zahlen stammen von IBM selbst.

Baustein	Gemeldet im November 2026	Anforderung oder Stand für Starling
Physische Qubits (Loon-Chip)	Kohärenzzeit (T1) von etwa 200 µs; mediane Gatterfehlerrate nahe 0,3 %	T1 im Millisekundenbereich; Gatterfehler im unteren 0,01-%-Bereich
Beste Gatter auf aktuellen Chips	Gatterfehler bei Heron und Nighthawk von nur 0,04 %	Unterer 0,01-%-Bereich
Langstrecken-Koppler auf dem Chip (c-couplers)	Resonatorgüte über 10 Millionen; drei statt zwei Verdrahtungsebenen; 20 mm Länge	Laut IBM über dem, was Starling braucht
Fehlerkorrekturcode	Der überarbeitete Code braucht fünf statt sechs Verbindungen pro Qubit; IBM meldet 20- bis 100-mal niedrigere logische Fehlerraten	Simuliert, noch nicht auf Hardware ausgeführt
Fertigung	Josephson-Kontakte pro Prozessor von etwa 5.000 auf etwa 2.000 reduziert	Mehr Chips, bei denen jeder Kontakt funktioniert
Decoder	Relay-BP-Algorithmus erweitert; eigener Chip in einem 2-nm-Prozess in Entwicklung	Laut IBM erfüllt der Algorithmus die Anforderungen von Starling bereits
Chip-zu-Chip-Verbindungen (l-couplers)	Vier Verbindungen zwischen zwei Nighthawk-Chips; durchschnittlicher Fehler etwa 1 % (bester Wert 0,7 %)	Mehr als 100 Verbindungen pro Modul bei 0,1 % Fehler
Kryotechnik	Zwei modulare Kryostaten verbunden und in weniger als fünf Tagen unter 15 mK gekühlt	Bis zu 12 Kryomodule
Steuerelektronik	Kryogene Steuerchips erreichen oder übertreffen nun die Gatterleistung einer Steuerung bei Raumtemperatur	Skalierungspfad für die Verdrahtung im Kühlsystem

Warum weniger Kontakte wichtiger sind, als es klingt

Einer der unscheinbarsten Punkte könnte der praktischste sein. IBM zufolge erlaubt der überarbeitete Code, dass jeder Prozessor etwa 2.000 statt etwa 5.000 Josephson-Kontakte nutzt. Bei einer Ausbeute von 99,95 % pro Kontakt schätzt IBM, dass einer von drei Prozessoren voll funktionsfähig vom Band käme, gegenüber einem von zwölf zuvor.

Die Rechnung geht auf. Wenn jeder Kontakt funktionieren muss, ist die Wahrscheinlichkeit für einen fehlerfreien Chip 0,9995 hoch der Zahl der Kontakte. Das ergibt rund 8 % bei 5.000 Kontakten und rund 37 % bei 2.000, eine Verbesserung um mehr als das Vierfache. Für eine Maschine, die viele identische Module braucht, ist die Ausbeute ebenso eine Frage von Kosten und Zeitplan wie von Physik.

Das schwächste Glied ist buchstäblich die Verbindung

Starling ist modular aufgebaut: Prozessoren auf getrennten Chips und in getrennten Kryostaten müssen Quantenzustände austauschen. Die l-coupler-Ergebnisse von IBM sind das klarste Maß dafür, wie weit das gediehen ist. In einem separaten Fachbeitrag (siehe unseren früheren Bericht) beschreibt IBM, wie zwei Nighthawk-Prozessoren über vier l-couplers mit 80 cm langen Koaxialkabeln aus Aluminium verbunden wurden. Die Zustandsübertragung über die Verbindungen erreichte im Mittel 99 %, im besten Fall 99,3 %. Ein Zwei-Qubit-Gatter zwischen den Chips erreichte über die vier Verbindungen gemittelt eine Fidelity von 94,75 %, deutlich unter den Gattern auf dem Chip.

Den DesignQuantum^™-Newsletter abonnieren

Kostenlose Nachrichten und Erklärstücke zum Quantencomputing, mit Links zu den verwendeten Quellen. Täglich, wöchentlich oder monatlich.

Website

E-Mail-Adresse HäufigkeitTäglichWöchentlichMonatlich SpracheEnglishEspañol简体中文हिन्दीالعربيةPortuguês (Brasil)FrançaisDeutsch日本語Русский한국어Bahasa IndonesiaTürkçeItalianoTiếng ViệtPolskiNederlandsไทยفارسیУкраїнськаবাংলাاردوKiswahiliBahasa Melayuעברית Kostenlos abonnieren

Kostenlos. Jederzeit mit einem Klick abbestellbar. Datenschutzerklärung

Eine kleine Unstimmigkeit ist erwähnenswert. IBMs schriftliche Unterlagen nennen 99,3 % als besten Verbindungswert, während Ars Technica Oliver Dial von IBM mit bis zu 99,4 % zitiert. So oder so liegt IBMs eigenes Ziel für Starling bei 0,1 % Verbindungsfehler, rund zehnmal besser als der heutige Durchschnitt. Starling braucht zudem mehr als 100 solcher Verbindungen pro Modul, gegenüber vier in dieser Demonstration.

Auch die Einführung verbundener Chips hat sich verlangsamt. IBMs Roadmap vom März 2026 sah für 2026 bis zu drei verbundene Nighthawk-Module mit je 120 Qubits (360 Qubits) vor. Laut Ars Technica wurde der Plan von neun verbundenen Chips auf zwei reduziert, und das erste Zwei-Chip-System aus Nighthawk-r3-Prozessoren mit 520 Qubits ist nun für 2027 vorgesehen.

Decodierung: eine Aussage, die man genau lesen sollte

Fehlerkorrektur funktioniert nur, wenn ein klassischer Decoder in Echtzeit aus dem Strom der Messungen ermitteln kann, welche Fehler aufgetreten sind. IBMs Relay-BP-Decoder, beschrieben in einem Preprint von 2025, ist ein schlankes Message-Passing-Verfahren für FPGAs oder Spezialchips. In Simulationen übertraf er einen Standard-Decoder (BP+OSD) bei bivariaten Bicycle-Codes. Das Preprint schätzt ein Budget von rund 600 Iterationen, um einen Schaltkreis mit 12 Zyklen bei einer Mikrosekunde pro Zyklus zu decodieren.

IBM sagt nun, Relay-BP erfülle die Anforderungen von Starling bereits, und entwickle einen eigenen Decoder-Chip in einem 2-nm-Prozess. Das ist eine starke Aussage über einen Algorithmus, sie beruht aber auf Simulationen. Ein Decoder, der mit einem laufenden logischen Speicher auf echter Hardware Schritt hält, ist ein eigener Meilenstein. IBMs Roadmap vom März versprach für 2026 einen Decoder-Prototyp, und die Unterlagen vom November beschreiben den Chip als noch in Entwicklung.

Eine andere Skalierungswette

Nicht jedes Unternehmen mit supraleitenden Qubits geht denselben Weg. Am 10. November meldete Rigetti Computing eine mediane Zwei-Qubit-Gatter-Fidelity von 99,5 % auf seinem Cepheus-System mit 108 Qubits, das aus zwölf Chiplets mit je neun Qubits besteht. Rigetti will skalieren, indem mehr Qubits in einen einzigen Verdünnungskryostaten gepackt werden, statt Kühlsysteme zu vernetzen. IBM setzt auf verbundene Kryostaten. Beide Strategien beruhen auf Angaben der Unternehmen, und keine hat bisher fehlerkorrigiertes Rechnen in großem Maßstab gezeigt.

Hype oder Substanz

• Substanz: IBM veröffentlicht Komponentenwerte mit ausdrücklichen Zielen, wodurch Fortschritt messbar wird. Die Gütefaktoren der c-couplers, die Ausbeute-Rechnung für die Kontakte und die Integration der Kryostaten sind konkrete technische Schritte.
• Noch nicht gezeigt: Die von uns geprüften Unterlagen vom November berichten nicht über einen logischen qLDPC-Speicher auf Hardware der Loon-Klasse mit Echtzeit-Decodierung. Laut IBMs Roadmap soll ein Prozessor namens Kookaburra ein einzelnes Starling-Modul (logische Verarbeitungseinheit plus Speicher) demonstrieren; diese Demonstration wurde nicht als abgeschlossen gemeldet.
• Die Lücken sind groß: Der mediane Gatterfehler von Loon (etwa 0,3 %) liegt mehr als zehnmal über dem Starling-Ziel, und der Verbindungsfehler ist etwa zehnmal zu hoch, bei 25-mal weniger Verbindungen, als ein Modul braucht.
• Modellbasierte Einsparungen: Die Aussage, Starling brauche rund zehnmal weniger physische Qubits als andere fehlertolerante Designs, hängt von Rauschmodellen ab, etwa der im Fachartikel von 2024 angenommenen physischen Fehlerrate von 0,1 %.
• Eigene Angaben: Die meisten dieser Zahlen stammen aus Blogbeiträgen und Pressematerial von IBM, nicht aus begutachteten Fachartikeln. Sie sollten als Darstellung des Unternehmens gelten, bis unabhängige Ergebnisse vorliegen.

Worauf zu achten ist

Vier Signale werden zeigen, ob der Termin 2029 hält: eine Hardware-Demonstration eines logischen Speichers mit bivariatem Bicycle-Code und Echtzeit-Decodierung; ein l-coupler-Fehler, der mit steigender Zahl von Verbindungen in Richtung 0,1 % sinkt; die Auslieferung des Zwei-Chip-Systems Nighthawk r3 im Jahr 2027; und das von IBM zitierte Ziel der Genesis Mission des US-Energieministeriums, bis Ende 2028 100 logische Qubits mit 100.000 anspruchsvollen Operationen zu betreiben. Wie man solche Aussagen einordnet, erklärt unser Leitfaden zum Lesen von Ankündigungen im Quantencomputing.