Dentro del camino de IBM hacia Starling: qué muestran los resultados de corrección de errores de noviembre de 2026 y qué no

El objetivo: 200 qubits lógicos y 100 millones de operaciones

IBM afirma que el sistema Starling de IBM Quantum, previsto para 2029, ejecutará circuitos de 100 millones de operaciones cuánticas sobre 200 qubits lógicos. Un qubit lógico es una unidad de información cuántica protegida, repartida entre muchos qubits físicos, de modo que los errores puedan detectarse y corregirse más rápido de lo que se acumulan. Nuestra guía sobre corrección de errores explica los fundamentos.

El diseño de Starling se basa en una familia de códigos cuánticos de comprobación de paridad de baja densidad (qLDPC) llamados códigos bicicleta bivariados, que investigadores de IBM publicaron en Nature en 2024. Su ejemplo principal, el código «gross» [[144,12,12]], almacena 12 qubits lógicos en 288 qubits físicos. El artículo estima que el extendido código de superficie necesitaría casi 3.000 qubits físicos para una protección comparable, suponiendo una tasa de error física del 0,1 %. En 2025 IBM describió cómo construir un ordenador completo con estos códigos, la «arquitectura bicicleta»: módulos de código, cada uno con una unidad de procesamiento lógico, unidos por adaptadores y alimentados por fábricas de estados mágicos.

El problema es el cableado. En el esquema original, cada qubit debe interactuar con otros seis, y algunos de esos compañeros están lejos dentro del chip. Por eso los resultados de noviembre de 2026 se centran en acopladores, enlaces y fabricación más que en el número de qubits.

Qué informó IBM el 11 de noviembre

IBM publicó la actualización junto con su Quantum Developer Conference, el mismo día que la hoja de ruta de Nighthawk r3 que cubrimos por separado. La tabla compara cada resultado con el objetivo que IBM fija para Starling. Todas las cifras son de la propia IBM.

Componente	Resultado informado en noviembre de 2026	Requisito o estado para Starling
Qubits físicos (chip Loon)	Tiempo de coherencia (T1) de unos 200 µs; error de puerta mediano cercano al 0,3 %	T1 del orden de milisegundos; errores de puerta en la parte baja del rango del 0,01 %
Mejores puertas en los chips actuales	Errores de puerta en Heron y Nighthawk de apenas el 0,04 %	Parte baja del rango del 0,01 %
Acopladores de largo alcance en chip (c-couplers)	Factor de calidad del resonador superior a 10 millones; tres capas de cableado en lugar de dos; 20 mm de longitud	IBM dice que superan lo que Starling necesita
Código de corrección de errores	El código revisado necesita cinco conexiones por qubit en lugar de seis; IBM informa tasas de error lógico entre 20 y 100 veces menores	Simulado, aún no ejecutado en hardware
Fabricación	Uniones Josephson por procesador reducidas de unas 5.000 a unas 2.000	Más chips con todas las uniones funcionando
Decodificador	Algoritmo Relay-BP ampliado; chip dedicado en un proceso de 2 nm en desarrollo	IBM dice que el algoritmo ya cumple las necesidades de Starling
Enlaces entre chips (l-couplers)	Cuatro enlaces entre dos chips Nighthawk; error medio de alrededor del 1 % (mejor: 0,7 %)	Más de 100 enlaces por módulo con un error del 0,1 %
Criogenia	Dos criostatos modulares unidos, enfriados por debajo de 15 mK en menos de cinco días	Hasta 12 módulos criogénicos
Electrónica de control	Los chips de control criogénicos ya igualan o superan el rendimiento de puerta del control a temperatura ambiente	Vía de escalado para el cableado dentro del refrigerador

Por qué menos uniones importan más de lo que parece

Uno de los puntos menos llamativos puede ser el más práctico. IBM dice que su código revisado permite que cada procesador use unas 2.000 uniones Josephson en lugar de unas 5.000. Con un rendimiento de fabricación del 99,95 % por unión, IBM estima que uno de cada tres procesadores saldría totalmente funcional, frente a uno de cada doce antes.

Las cuentas cuadran. Si todas las uniones deben funcionar, la probabilidad de un chip perfecto es 0,9995 elevado al número de uniones. Eso da aproximadamente un 8 % para 5.000 uniones y un 37 % para 2.000, una mejora de más de cuatro veces. Para una máquina que necesita muchos módulos idénticos, el rendimiento de fabricación es un problema de costes y de plazos tanto como de física.

El eslabón más débil es, literalmente, el enlace

Starling es modular: procesadores en chips y criostatos distintos deben intercambiar estados cuánticos. Los resultados de los l-couplers de IBM son la medida más clara de cuánto se ha avanzado. En una publicación técnica aparte (véase nuestra información anterior), IBM informa que unió dos procesadores Nighthawk con cuatro l-couplers mediante cables coaxiales de aluminio de 80 cm. La transferencia de estados a través de los enlaces promedió un 99 %, con un máximo del 99,3 %. Una puerta de dos qubits ejecutada entre los chips promedió una fidelidad del 94,75 % en los cuatro enlaces, muy por debajo de las puertas dentro del chip.

Recibe el boletín de DesignQuantum^™

Noticias y guías gratuitas sobre computación cuántica, con enlaces a las fuentes que usamos. Elige frecuencia diaria, semanal o mensual.

Sitio web

Correo electrónico FrecuenciaDiarioSemanalMensual IdiomaEnglishEspañol简体中文हिन्दीالعربيةPortuguês (Brasil)FrançaisDeutsch日本語Русский한국어Bahasa IndonesiaTürkçeItalianoTiếng ViệtPolskiNederlandsไทยفارسیУкраїнськаবাংলাاردوKiswahiliBahasa Melayuעברית Suscribirme gratis

Gratis. Cancela la suscripción con un clic cuando quieras. Política de privacidad

Hay una pequeña discrepancia que conviene señalar. Los materiales escritos de IBM dan un 99,3 % como mejor resultado del enlace, mientras que Ars Technica cita a Oliver Dial, de IBM, hablando de hasta un 99,4 %. En cualquier caso, el objetivo de IBM para Starling es un error de enlace del 0,1 %, unas diez veces mejor que la media actual. Starling también necesita más de 100 de estos enlaces por módulo, frente a los cuatro de esta demostración.

El despliegue de chips enlazados también se ha ralentizado. La hoja de ruta de IBM de marzo de 2026 preveía hasta tres módulos Nighthawk enlazados de 120 qubits (360 qubits) en 2026. Ars Technica informa que el plan se ha reducido de nueve chips enlazados a dos, y el primer sistema de dos chips, construido con procesadores Nighthawk r3 de 520 qubits, está ahora previsto para 2027.

Decodificación: una afirmación que hay que leer con cuidado

La corrección de errores solo funciona si un decodificador clásico puede deducir, en tiempo real, qué errores se produjeron a partir del flujo de mediciones. El decodificador Relay-BP de IBM, descrito en un preprint de 2025, es un método ligero de paso de mensajes diseñado para ejecutarse en FPGA o en chips a medida. En simulación superó a un decodificador estándar (BP+OSD) en códigos bicicleta bivariados. El preprint estima un presupuesto de unas 600 iteraciones para decodificar un circuito de 12 ciclos a un microsegundo por ciclo.

IBM afirma ahora que Relay-BP ya cumple los requisitos de Starling y que está diseñando un chip decodificador dedicado en un proceso de 2 nm. Es una afirmación sólida sobre un algoritmo, pero se basa en simulaciones. Un decodificador que siga el ritmo de una memoria lógica en funcionamiento sobre hardware real es un hito distinto. La hoja de ruta de marzo de IBM prometía un prototipo de decodificador en 2026, y los materiales de noviembre describen el chip como todavía en desarrollo.

Una apuesta de escalado distinta

No todas las empresas de qubits superconductores siguen la misma ruta. El 10 de noviembre, Rigetti Computing informó una fidelidad mediana de puerta de dos qubits del 99,5 % en su sistema Cepheus de 108 qubits, construido con doce chiplets de nueve qubits. Rigetti dice que planea escalar concentrando más qubits en un único refrigerador de dilución en lugar de conectar refrigeradores en red. IBM apuesta por criostatos enlazados. Ambas estrategias son datos de las propias empresas, y ninguna ha demostrado todavía computación con corrección de errores a escala.

Exageración frente a sustancia

• Sustancia: IBM publica cifras de componentes con objetivos explícitos, lo que hace medible el progreso. Los factores de calidad de los c-couplers, el cálculo del rendimiento de las uniones y la integración de criostatos son pasos de ingeniería concretos.
• Aún no demostrado: los materiales de noviembre que revisamos no informan de una memoria lógica qLDPC funcionando en hardware de clase Loon con decodificación en tiempo real. La hoja de ruta de IBM dice que un procesador llamado Kookaburra demostrará un módulo de Starling (una unidad de procesamiento lógico más memoria); esa demostración no se ha comunicado como completada.
• Las brechas son grandes: el error de puerta mediano de Loon (alrededor del 0,3 %) es más de diez veces el objetivo de Starling, y el error de enlace es unas diez veces demasiado alto, con 25 veces menos enlaces de los que necesita un módulo.
• Ahorros basados en modelos: la afirmación de que Starling necesita unas diez veces menos qubits físicos que otros diseños tolerantes a fallos depende de modelos de ruido, como la tasa de error física del 0,1 % usada en el artículo de 2024.
• Datos propios: la mayoría de estas cifras proceden de publicaciones de blog y materiales de prensa de IBM, no de artículos revisados por pares. Conviene tratarlas como la versión de la empresa hasta que aparezcan resultados independientes.

Qué vigilar

Cuatro señales mostrarán si la fecha de 2029 se mantiene: una demostración en hardware de una memoria lógica con código bicicleta bivariado y decodificación en tiempo real; un error de los l-couplers que baje hacia el 0,1 % a medida que aumente el número de enlaces; la entrega del sistema Nighthawk r3 de dos chips en 2027; y el objetivo de la Genesis Mission del Departamento de Energía de EE. UU., citado por IBM, de 100 qubits lógicos ejecutando 100.000 operaciones difíciles para finales de 2028. Para saber cómo valorar afirmaciones como estas, consulte nuestra guía para leer un anuncio de computación cuántica.