Dentro il percorso di IBM verso Starling: cosa mostrano i risultati sulla correzione degli errori di novembre 2026, e cosa no

L'obiettivo: 200 qubit logici e 100 milioni di operazioni

IBM afferma che il sistema Starling di IBM Quantum, previsto per il 2029, eseguirà circuiti di 100 milioni di operazioni quantistiche su 200 qubit logici. Un qubit logico è un'unità di informazione quantistica protetta, distribuita su molti qubit fisici, in modo che gli errori possano essere rilevati e corretti più in fretta di quanto si accumulino. La nostra guida alla correzione degli errori spiega le basi.

Il progetto di Starling si basa su una famiglia di codici quantistici a controllo di parità a bassa densità (qLDPC) chiamati codici bicicletta bivariati, che i ricercatori di IBM hanno pubblicato su Nature nel 2024. L'esempio principale, il codice "gross" [[144,12,12]], memorizza 12 qubit logici in 288 qubit fisici. L'articolo stima che il diffuso codice di superficie richiederebbe quasi 3.000 qubit fisici per una protezione paragonabile, ipotizzando un tasso di errore fisico dello 0,1%. Nel 2025 IBM ha descritto come costruire un computer completo con questi codici, l'"architettura bicicletta": moduli di codice, ciascuno con un'unità di elaborazione logica, uniti da adattatori e alimentati da fabbriche di stati magici.

Il problema è il cablaggio. Nello schema originale ogni qubit deve interagire con altri sei, e alcuni di questi partner si trovano lontano sul chip. Per questo i risultati di novembre 2026 si concentrano su accoppiatori, collegamenti e fabbricazione più che sul numero di qubit.

Cosa ha comunicato IBM l'11 novembre

IBM ha pubblicato l'aggiornamento in occasione della sua Quantum Developer Conference, lo stesso giorno della roadmap di Nighthawk r3, di cui abbiamo scritto a parte. La tabella mette ogni risultato a confronto con l'obiettivo che IBM indica per Starling. Tutti i dati sono di IBM.

Elemento	Risultato comunicato a novembre 2026	Requisito o stato per Starling
Qubit fisici (chip Loon)	Tempo di coerenza (T1) di circa 200 µs; errore di gate mediano vicino allo 0,3%	T1 nell'ordine dei millisecondi; errori di gate nella parte bassa dell'intervallo dello 0,01%
Migliori gate sui chip attuali	Errori di gate su Heron e Nighthawk fino allo 0,04%	Parte bassa dell'intervallo dello 0,01%
Accoppiatori a lungo raggio su chip (c-couplers)	Fattore di qualità del risonatore superiore a 10 milioni; tre strati di cablaggio invece di due; lunghezza di 20 mm	Secondo IBM superano ciò che serve a Starling
Codice di correzione degli errori	Il codice rivisto richiede cinque connessioni per qubit invece di sei; IBM riporta tassi di errore logico da 20 a 100 volte più bassi	Simulato, non ancora eseguito su hardware
Fabbricazione	Giunzioni Josephson per processore ridotte da circa 5.000 a circa 2.000	Più chip con tutte le giunzioni funzionanti
Decodificatore	Algoritmo Relay-BP esteso; chip dedicato con processo a 2 nm in sviluppo	Secondo IBM l'algoritmo soddisfa già le esigenze di Starling
Collegamenti tra chip (l-couplers)	Quattro collegamenti tra due chip Nighthawk; errore medio di circa l'1% (migliore: 0,7%)	Oltre 100 collegamenti per modulo con errore dello 0,1%
Criogenia	Due criostati modulari uniti, raffreddati sotto i 15 mK in meno di cinque giorni	Fino a 12 moduli criogenici
Elettronica di controllo	I chip di controllo criogenici ora eguagliano o superano le prestazioni dei gate del controllo a temperatura ambiente	Percorso di scalabilità per il cablaggio all'interno del frigorifero

Perché meno giunzioni contano più di quanto sembri

Uno degli elementi meno vistosi potrebbe essere il più pratico. IBM afferma che il codice rivisto consente a ogni processore di usare circa 2.000 giunzioni Josephson invece di circa 5.000. Con una resa del 99,95% per giunzione, IBM stima che un processore su tre uscirebbe pienamente funzionante, contro uno su dodici in precedenza.

I conti tornano. Se tutte le giunzioni devono funzionare, la probabilità di un chip perfetto è 0,9995 elevato al numero di giunzioni. Si ottiene circa l'8% con 5.000 giunzioni e circa il 37% con 2.000, un miglioramento di oltre quattro volte. Per una macchina che richiede molti moduli identici, la resa produttiva è un problema di costi e di tempi tanto quanto di fisica.

L'anello debole è, letteralmente, il collegamento

Starling è modulare: processori su chip e criostati separati devono scambiarsi stati quantistici. I risultati dei l-couplers di IBM sono la misura più chiara dei progressi compiuti. In una pubblicazione tecnica separata (si veda il nostro articolo precedente), IBM riferisce di aver collegato due processori Nighthawk con quattro l-couplers tramite cavi coassiali in alluminio da 80 cm. Il trasferimento di stato attraverso i collegamenti ha raggiunto in media il 99%, con un massimo del 99,3%. Un gate a due qubit eseguito tra i chip ha registrato una fedeltà media del 94,75% sui quattro collegamenti, ben al di sotto dei gate su chip.

Ricevi la newsletter di DesignQuantum^™

Notizie e guide gratuite sul quantum computing, con i link alle fonti che abbiamo usato. Scegli la frequenza: giornaliera, settimanale o mensile.

Sito web

Indirizzo email FrequenzaGiornalieraSettimanaleMensile LinguaEnglishEspañol简体中文हिन्दीالعربيةPortuguês (Brasil)FrançaisDeutsch日本語Русский한국어Bahasa IndonesiaTürkçeItalianoTiếng ViệtPolskiNederlandsไทยفارسیУкраїнськаবাংলাاردوKiswahiliBahasa Melayuעברית Iscriviti gratis

Gratis. Puoi annullare l’iscrizione con un clic in qualsiasi momento. Informativa sulla privacy

C'è una piccola discrepanza da segnalare. I materiali scritti di IBM indicano il 99,3% come miglior risultato del collegamento, mentre Ars Technica cita Oliver Dial di IBM parlando di fino al 99,4%. In ogni caso, l'obiettivo di IBM per Starling è un errore di collegamento dello 0,1%, circa dieci volte meglio della media attuale. Starling ha inoltre bisogno di oltre 100 collegamenti di questo tipo per modulo, contro i quattro di questa dimostrazione.

Anche l'introduzione dei chip collegati ha rallentato. La roadmap di IBM di marzo 2026 prevedeva fino a tre moduli Nighthawk collegati da 120 qubit (360 qubit) nel 2026. Ars Technica riferisce che il piano è stato ridotto da nove chip collegati a due, e il primo sistema a due chip, basato su processori Nighthawk r3 da 520 qubit, è ora previsto per il 2027.

Decodifica: un'affermazione da leggere con attenzione

La correzione degli errori funziona solo se un decodificatore classico riesce a ricavare in tempo reale, dal flusso di misure, quali errori si sono verificati. Il decodificatore Relay-BP di IBM, descritto in un preprint del 2025, è un metodo leggero a scambio di messaggi pensato per girare su FPGA o chip dedicati. In simulazione ha superato un decodificatore standard (BP+OSD) sui codici bicicletta bivariati. Il preprint stima un budget di circa 600 iterazioni per decodificare un circuito di 12 cicli a un microsecondo per ciclo.

IBM afferma ora che Relay-BP soddisfa già i requisiti di Starling e che sta progettando un chip di decodifica dedicato con processo a 2 nm. È un'affermazione forte su un algoritmo, ma si basa su simulazioni. Un decodificatore che tenga il passo di una memoria logica in funzione su hardware reale è un traguardo distinto. La roadmap di marzo di IBM prometteva un prototipo di decodificatore nel 2026, e i materiali di novembre descrivono il chip come ancora in sviluppo.

Una scommessa di scalabilità diversa

Non tutte le aziende di qubit superconduttori seguono la stessa strada. Il 10 novembre Rigetti Computing ha comunicato una fedeltà mediana dei gate a due qubit del 99,5% sul suo sistema Cepheus da 108 qubit, composto da dodici chiplet da nove qubit. Rigetti afferma di voler scalare concentrando più qubit in un unico criostato a diluizione invece di collegare in rete più frigoriferi. IBM punta su criostati collegati. Entrambe le strategie si basano su dati delle aziende stesse, e nessuna ha ancora dimostrato un calcolo con correzione degli errori su larga scala.

Clamore e sostanza

• Sostanza: IBM pubblica dati sui componenti con obiettivi espliciti, il che rende i progressi misurabili. I fattori di qualità dei c-couplers, il calcolo della resa delle giunzioni e l'integrazione dei criostati sono passi ingegneristici concreti.
• Non ancora dimostrato: i materiali di novembre che abbiamo esaminato non riportano una memoria logica qLDPC funzionante su hardware di classe Loon con decodifica in tempo reale. La roadmap di IBM afferma che un processore chiamato Kookaburra dimostrerà un modulo di Starling (un'unità di elaborazione logica più memoria); questa dimostrazione non è stata comunicata come completata.
• Le lacune sono ampie: l'errore di gate mediano di Loon (circa 0,3%) è più di dieci volte l'obiettivo di Starling, e l'errore di collegamento è circa dieci volte troppo alto, con 25 volte meno collegamenti di quanti ne servano a un modulo.
• Risparmi basati su modelli: l'affermazione che Starling richieda circa dieci volte meno qubit fisici rispetto ad altri progetti tolleranti ai guasti dipende da modelli di rumore, come il tasso di errore fisico dello 0,1% usato nell'articolo del 2024.
• Dati dell'azienda: la maggior parte di questi numeri proviene da post di blog e materiali stampa di IBM, non da articoli sottoposti a revisione paritaria. Vanno considerati la versione dell'azienda finché non emergeranno risultati indipendenti.

Cosa osservare

Quattro segnali mostreranno se la data del 2029 regge: una dimostrazione su hardware di una memoria logica con codice bicicletta bivariato e decodifica in tempo reale; un errore dei l-couplers che scenda verso lo 0,1% man mano che aumenta il numero di collegamenti; la consegna del sistema Nighthawk r3 a due chip nel 2027; e l'obiettivo della Genesis Mission del Dipartimento dell'Energia degli Stati Uniti, citato da IBM, di 100 qubit logici che eseguano 100.000 operazioni difficili entro la fine del 2028. Per capire come valutare affermazioni di questo tipo, consulta la nostra guida su come leggere un annuncio sul calcolo quantistico.