Droga IBM do Starlinga: co pokazują wyniki korekcji błędów z listopada 2026 roku, a czego nie

Cel: 200 kubitów logicznych i 100 milionów operacji

IBM podaje, że system Starling firmy IBM Quantum, planowany na 2029 rok, będzie wykonywał obwody liczące 100 milionów operacji kwantowych na 200 kubitach logicznych. Kubit logiczny to chroniona jednostka informacji kwantowej rozłożona na wiele kubitów fizycznych, tak aby błędy można było wykrywać i korygować szybciej, niż się kumulują. Podstawy wyjaśnia nasz przewodnik po korekcji błędów.

Projekt Starlinga opiera się na rodzinie kwantowych kodów o niskiej gęstości kontroli parzystości (qLDPC), zwanych dwuwymiarowymi kodami rowerowymi (bivariate bicycle), które badacze IBM opublikowali w Nature w 2024 roku. Ich sztandarowy przykład, kod „gross” [[144,12,12]], przechowuje 12 kubitów logicznych w 288 kubitach fizycznych. Autorzy szacują, że powszechnie stosowany kod powierzchniowy potrzebowałby prawie 3000 kubitów fizycznych do porównywalnej ochrony, przy założeniu fizycznego poziomu błędów 0,1%. W 2025 roku IBM opisał, jak zbudować z takich kodów kompletny komputer, czyli „architekturę rowerową”: moduły kodu, każdy z logiczną jednostką przetwarzania, połączone adapterami i zasilane fabrykami stanów magicznych.

Haczykiem jest okablowanie. W pierwotnym schemacie każdy kubit musi współdziałać z sześcioma innymi, a część z nich leży daleko na chipie. Dlatego wyniki z listopada 2026 roku dotyczą sprzęgaczy, połączeń i produkcji, a nie liczby kubitów.

Co IBM ogłosił 11 listopada

IBM opublikował aktualizację przy okazji swojej Quantum Developer Conference, tego samego dnia co plan rozwoju Nighthawk r3, o którym pisaliśmy osobno. Tabela zestawia każdy wynik z celem, jaki IBM wyznacza dla Starlinga. Wszystkie dane pochodzą od IBM.

Element	Wynik ogłoszony w listopadzie 2026	Wymaganie lub status dla Starlinga
Kubity fizyczne (chip Loon)	Czas koherencji (T1) około 200 µs; mediana błędu bramki blisko 0,3%	T1 rzędu milisekund; błędy bramek w dolnej części zakresu 0,01%
Najlepsze bramki na obecnych chipach	Błędy bramek w Heron i Nighthawk nawet 0,04%	Dolna część zakresu 0,01%
Sprzęgacze dalekiego zasięgu na chipie (c-couplers)	Dobroć rezonatora powyżej 10 milionów; trzy warstwy okablowania zamiast dwóch; długość 20 mm	Według IBM więcej, niż potrzebuje Starling
Kod korekcji błędów	Zmieniony kod wymaga pięciu połączeń na kubit zamiast sześciu; IBM podaje od 20 do 100 razy niższe poziomy błędów logicznych	Symulacja, jeszcze nie uruchomiony na sprzęcie
Produkcja	Liczba złączy Josephsona na procesor zmniejszona z około 5000 do około 2000	Więcej chipów z w pełni sprawnymi złączami
Dekoder	Rozszerzony algorytm Relay-BP; dedykowany chip w procesie 2 nm w trakcie opracowania	Według IBM algorytm już spełnia potrzeby Starlinga
Połączenia między chipami (l-couplers)	Cztery połączenia między dwoma chipami Nighthawk; średni błąd około 1% (najlepszy 0,7%)	Ponad 100 połączeń na moduł przy błędzie 0,1%
Kriogenika	Dwa modułowe kriostaty połączone i schłodzone poniżej 15 mK w mniej niż pięć dni	Do 12 modułów kriogenicznych
Elektronika sterująca	Kriogeniczne chipy sterujące dorównują już lub przewyższają jakość bramek sterowanych w temperaturze pokojowej	Droga do skalowania okablowania wewnątrz chłodziarki

Dlaczego mniej złączy znaczy więcej, niż się wydaje

Jeden z najmniej efektownych punktów może być najbardziej praktyczny. IBM twierdzi, że zmieniony kod pozwala każdemu procesorowi korzystać z około 2000 złączy Josephsona zamiast około 5000. Przy uzysku 99,95% na złącze IBM szacuje, że w pełni sprawny byłby co trzeci procesor, wobec co dwunastego wcześniej.

Rachunek się zgadza. Jeśli każde złącze musi działać, prawdopodobieństwo idealnego chipu to 0,9995 podniesione do potęgi równej liczbie złączy. Daje to około 8% dla 5000 złączy i około 37% dla 2000, czyli ponad czterokrotną poprawę. W maszynie wymagającej wielu identycznych modułów uzysk jest kwestią kosztów i harmonogramu w tym samym stopniu co fizyki.

Najsłabszym ogniwem jest dosłownie połączenie

Starling ma budowę modułową: procesory na osobnych chipach i w osobnych kriostatach muszą wymieniać stany kwantowe. Wyniki l-couplers IBM to najczytelniejsza miara postępów. W osobnej publikacji technicznej (zob. nasz wcześniejszy artykuł) IBM opisuje połączenie dwóch procesorów Nighthawk czterema l-couplers za pomocą 80-centymetrowych aluminiowych kabli koncentrycznych. Transfer stanów przez połączenia osiągnął średnio 99%, a najlepszy wynik wyniósł 99,3%. Bramka dwukubitowa wykonana między chipami miała średnią wierność 94,75% na czterech połączeniach, znacznie poniżej bramek na chipie.

Zapisz się na newsletter DesignQuantum^™

Bezpłatne wiadomości i poradniki o obliczeniach kwantowych, z linkami do wykorzystanych źródeł. Wybierz wydanie codzienne, tygodniowe lub miesięczne.

Strona internetowa

Adres e-mail CzęstotliwośćCodziennieCo tydzieńCo miesiąc JęzykEnglishEspañol简体中文हिन्दीالعربيةPortuguês (Brasil)FrançaisDeutsch日本語Русский한국어Bahasa IndonesiaTürkçeItalianoTiếng ViệtPolskiNederlandsไทยفارسیУкраїнськаবাংলাاردوKiswahiliBahasa Melayuעברית Zapisz się za darmo

Bezpłatnie. Wypiszesz się w każdej chwili jednym kliknięciem. Polityka prywatności

Warto odnotować drobną rozbieżność. Materiały pisemne IBM podają 99,3% jako najlepszy wynik połączenia, a Ars Technica cytuje Olivera Diala z IBM, który mówi o wartości do 99,4%. Tak czy inaczej, cel IBM dla Starlinga to błąd połączenia 0,1%, około dziesięć razy lepszy od obecnej średniej. Starling potrzebuje też ponad 100 takich połączeń na moduł, a w tej demonstracji były cztery.

Wdrażanie połączonych chipów również zwolniło. Plan IBM z marca 2026 roku przewidywał w 2026 roku do trzech połączonych modułów Nighthawk po 120 kubitów (360 kubitów). Ars Technica podaje, że plan ograniczono z dziewięciu połączonych chipów do dwóch, a pierwszy system dwuchipowy, zbudowany z procesorów Nighthawk r3 o 520 kubitach, przewidziano teraz na 2027 rok.

Dekodowanie: twierdzenie, które trzeba czytać uważnie

Korekcja błędów działa tylko wtedy, gdy klasyczny dekoder potrafi w czasie rzeczywistym ustalić na podstawie strumienia pomiarów, jakie błędy wystąpiły. Dekoder Relay-BP firmy IBM, opisany w preprincie z 2025 roku, to lekka metoda przekazywania komunikatów zaprojektowana do pracy na układach FPGA lub dedykowanych chipach. W symulacjach przewyższył standardowy dekoder (BP+OSD) na dwuwymiarowych kodach rowerowych. Preprint szacuje budżet około 600 iteracji na zdekodowanie obwodu o 12 cyklach przy jednej mikrosekundzie na cykl.

IBM twierdzi teraz, że Relay-BP już spełnia wymagania Starlinga i że projektuje dedykowany chip dekodera w procesie 2 nm. To mocne twierdzenie o algorytmie, ale opiera się na symulacjach. Dekoder nadążający za działającą pamięcią logiczną na prawdziwym sprzęcie to osobny kamień milowy. Marcowy plan IBM zapowiadał prototyp dekodera w 2026 roku, a materiały listopadowe opisują chip jako wciąż opracowywany.

Inny zakład o skalowanie

Nie każda firma rozwijająca kubity nadprzewodzące idzie tą samą drogą. 10 listopada Rigetti Computing podało medianę wierności bramek dwukubitowych 99,5% w swoim 108-kubitowym systemie Cepheus, zbudowanym z dwunastu chipletów po dziewięć kubitów. Rigetti chce skalować, umieszczając więcej kubitów w jednej chłodziarce rozcieńczalnikowej zamiast łączyć chłodziarki w sieć. IBM stawia na połączone kriostaty. Obie strategie opierają się na danych samych firm i żadna nie pokazała jeszcze obliczeń z korekcją błędów na dużą skalę.

Szum medialny a konkrety

• Konkrety: IBM publikuje dane dotyczące komponentów wraz z wyraźnymi celami, co czyni postęp mierzalnym. Dobroć c-couplers, rachunek uzysku złączy i integracja kriostatów to konkretne kroki inżynieryjne.
• Jeszcze niepokazane: przejrzane przez nas materiały listopadowe nie opisują pamięci logicznej qLDPC działającej na sprzęcie klasy Loon z dekodowaniem w czasie rzeczywistym. Plan IBM mówi, że procesor o nazwie Kookaburra zademonstruje jeden moduł Starlinga (logiczną jednostkę przetwarzania wraz z pamięcią); tej demonstracji nie ogłoszono jako zakończonej.
• Luki są duże: mediana błędu bramki w Loon (około 0,3%) jest ponad dziesięciokrotnie wyższa od celu Starlinga, a błąd połączenia jest mniej więcej dziesięć razy za wysoki, przy 25 razy mniejszej liczbie połączeń, niż potrzebuje jeden moduł.
• Oszczędności z modeli: twierdzenie, że Starling potrzebuje około dziesięciu razy mniej kubitów fizycznych niż inne projekty odporne na błędy, zależy od modeli szumu, takich jak fizyczny poziom błędów 0,1% przyjęty w artykule z 2024 roku.
• Dane własne firmy: większość tych liczb pochodzi z wpisów na blogu i materiałów prasowych IBM, a nie z recenzowanych publikacji. Należy je traktować jako wersję firmy, dopóki nie pojawią się niezależne wyniki.

Na co zwracać uwagę

Cztery sygnały pokażą, czy termin 2029 jest aktualny: sprzętowa demonstracja pamięci logicznej z dwuwymiarowym kodem rowerowym i dekodowaniem w czasie rzeczywistym; spadek błędu l-couplers w kierunku 0,1% wraz ze wzrostem liczby połączeń; dostarczenie dwuchipowego systemu Nighthawk r3 w 2027 roku; oraz przywoływany przez IBM cel Genesis Mission Departamentu Energii USA, czyli 100 kubitów logicznych wykonujących 100 000 trudnych operacji do końca 2028 roku. Jak oceniać takie twierdzenia, wyjaśnia nasz poradnik o czytaniu komunikatów o obliczeniach kwantowych.