Starling की ओर IBM का रास्ता: नवंबर 2026 के त्रुटि-सुधार नतीजे क्या दिखाते हैं, और क्या नहीं
IBM के 11 नवंबर के अपडेट में Starling के हर प्रमुख घटक में प्रगति बताई गई है, जो वह दोष-सहिष्णु मशीन है जिसे कंपनी 2029 के लिए तैयार करना चाहती है: चिप पर ज़्यादा सघन कपलर, सरल त्रुटि-सुधार कोड, रियल-टाइम डिकोडर और चिप-से-चिप लिंक। आंकड़े वास्तविक हैं, लेकिन ज़्यादातर पुर्ज़ों के स्तर के हैं। सबसे कठिन कदम, यानी Starling की त्रुटि दरों पर जुड़े हुए मॉड्यूल्स में त्रुटि-सुधारित लॉजिकल क्यूबिट चलाना, अभी तक दिखाया नहीं गया है।
इस पेज का अंग्रेज़ी से अनुवाद किया गया है। कंपनी और उत्पादों के नाम तथा स्रोत लिंक यथावत हैं। मूल अंग्रेज़ी में पढ़ें
लक्ष्य: 200 लॉजिकल क्यूबिट और 100 मिलियन ऑपरेशन
IBM का कहना है कि IBM Quantum का Starling सिस्टम, जिसकी योजना 2029 के लिए है, 200 लॉजिकल क्यूबिट पर 100 मिलियन क्वांटम ऑपरेशन वाले सर्किट चलाएगा। लॉजिकल क्यूबिट सुरक्षित क्वांटम जानकारी की एक इकाई है, जिसे कई भौतिक क्यूबिट में फैलाया जाता है ताकि त्रुटियां जमा होने से पहले ही पकड़ी और सुधारी जा सकें। हमारा त्रुटि-सुधार व्याख्यान इसकी बुनियादी बातें समझाता है।
Starling का डिज़ाइन कम-घनत्व पैरिटी-जांच वाले क्वांटम कोड (qLDPC) के एक परिवार पर आधारित है, जिन्हें द्वि-चर बाइसिकल कोड कहा जाता है और जिन्हें IBM के शोधकर्ताओं ने 2024 में Nature में प्रकाशित किया था। इनका प्रमुख उदाहरण, [[144,12,12]] “gross” कोड, 288 भौतिक क्यूबिट में 12 लॉजिकल क्यूबिट संग्रहीत करता है। शोधपत्र का अनुमान है कि 0.1% की भौतिक त्रुटि दर मानने पर, व्यापक रूप से इस्तेमाल होने वाले सरफ़ेस कोड को बराबर सुरक्षा के लिए लगभग 3,000 भौतिक क्यूबिट चाहिए होंगे। 2025 में IBM ने बताया कि ऐसे कोड से पूरा कंप्यूटर कैसे बनाया जाए, जिसे “बाइसिकल आर्किटेक्चर” कहा गया: कोड मॉड्यूल, जिनमें से हर एक में एक लॉजिकल प्रोसेसिंग यूनिट होती है, एडैप्टर से जुड़े होते हैं और मैजिक-स्टेट फ़ैक्टरियों से आपूर्ति पाते हैं।
असल अड़चन वायरिंग है। मूल योजना में हर क्यूबिट को छह अन्य क्यूबिट से संपर्क करना होता है, और इनमें से कुछ साथी चिप पर काफ़ी दूर होते हैं। इसीलिए नवंबर 2026 के नतीजे क्यूबिट की संख्या के बजाय कपलर, लिंक और निर्माण पर केंद्रित हैं।
IBM ने 11 नवंबर को क्या बताया
IBM ने यह अपडेट अपनी Quantum Developer Conference के साथ जारी किया, उसी दिन जब Nighthawk r3 रोडमैप आया, जिसकी रिपोर्ट हमने अलग से की है। नीचे दी गई तालिका हर रिपोर्ट किए गए नतीजे को Starling के लिए IBM के तय लक्ष्य से मिलाती है। सभी आंकड़े स्वयं IBM के हैं।
| घटक | नवंबर 2026 में रिपोर्ट किया गया | Starling की ज़रूरत या स्थिति |
|---|---|---|
| भौतिक क्यूबिट (Loon चिप) | लगभग 200 माइक्रोसेकंड का कोहेरेंस समय (T1); मध्य गेट त्रुटि लगभग 0.3% | मिलीसेकंड दायरे में T1; 0.01% दायरे के निचले हिस्से में गेट त्रुटियां |
| मौजूदा चिप्स पर सबसे अच्छे गेट | Heron और Nighthawk पर गेट त्रुटियां 0.04% तक कम | 0.01% दायरे का निचला हिस्सा |
| चिप पर लंबी दूरी के कपलर (c-couplers) | रेज़ोनेटर क्वालिटी फ़ैक्टर 10 मिलियन से अधिक; दो की जगह तीन वायरिंग परतें; 20 मिलीमीटर लंबाई | IBM के अनुसार Starling की ज़रूरत से अधिक |
| त्रुटि-सुधार कोड | संशोधित कोड को प्रति क्यूबिट छह के बजाय पांच कनेक्शन चाहिए; IBM के मुताबिक लॉजिकल त्रुटि दरें 20 से 100 गुना कम | सिमुलेशन में, अभी हार्डवेयर पर नहीं चलाया गया |
| निर्माण | प्रति प्रोसेसर जोसेफ़सन जंक्शन लगभग 5,000 से घटाकर लगभग 2,000 | ज़्यादा चिप्स जिनमें हर जंक्शन काम करे |
| डिकोडर | Relay-BP एल्गोरिदम का विस्तार; 2 नैनोमीटर प्रक्रिया पर समर्पित चिप विकास में | IBM के अनुसार एल्गोरिदम पहले से Starling की ज़रूरतें पूरी करता है |
| चिप-से-चिप लिंक (l-couplers) | दो Nighthawk चिप्स के बीच चार लिंक; औसत त्रुटि लगभग 1% (सबसे अच्छी 0.7%) | प्रति मॉड्यूल 100 से अधिक लिंक, 0.1% त्रुटि पर |
| क्रायोजेनिक्स | दो मॉड्यूलर क्रायोस्टैट जोड़े गए, पांच दिन से कम में 15 मिलीकेल्विन से नीचे ठंडे किए गए | अधिकतम 12 क्रायोजेनिक मॉड्यूल |
| नियंत्रण इलेक्ट्रॉनिक्स | क्रायोजेनिक नियंत्रण चिप्स अब कमरे के तापमान वाले नियंत्रण के गेट प्रदर्शन के बराबर या उससे बेहतर | फ़्रिज के अंदर वायरिंग को बढ़ाने का रास्ता |
कम जंक्शन जितने लगते हैं उससे ज़्यादा अहम क्यों हैं
सबसे कम चमकदार बिंदु शायद सबसे व्यावहारिक है। IBM का कहना है कि संशोधित कोड से हर प्रोसेसर लगभग 5,000 के बजाय लगभग 2,000 जोसेफ़सन जंक्शन से काम चला सकता है। प्रति जंक्शन 99.95% उपज पर, IBM का अनुमान है कि तीन में से एक प्रोसेसर पूरी तरह काम करता हुआ निकलेगा, जबकि पहले बारह में से एक निकलता था।
यह गणित सही बैठता है। अगर हर जंक्शन को काम करना ही है, तो पूरी तरह सही चिप मिलने की संभावना 0.9995 की घात जंक्शनों की संख्या होती है। इससे 5,000 जंक्शन पर लगभग 8% और 2,000 पर लगभग 37% आता है, यानी चार गुना से ज़्यादा सुधार। जिस मशीन को कई एक जैसे मॉड्यूल चाहिए, उसके लिए उपज भौतिकी जितना ही लागत और समय-सीमा का सवाल है।
सबसे कमज़ोर कड़ी सचमुच लिंक ही है
Starling मॉड्यूलर है: अलग-अलग चिप्स और अलग-अलग क्रायोस्टैट में रखे प्रोसेसरों को क्वांटम अवस्थाओं का आदान-प्रदान करना होगा। IBM के l-couplers नतीजे इस बात का सबसे साफ़ पैमाना हैं कि यह काम कितना आगे बढ़ा है। एक अलग तकनीकी पोस्ट में (हमारी पिछली रिपोर्ट देखें) IBM ने बताया कि उसने 80 सेंटीमीटर लंबे एल्युमिनियम कोएक्सियल केबलों के ज़रिए चार l-couplers से दो Nighthawk प्रोसेसरों को जोड़ा। लिंक के पार अवस्था-स्थानांतरण औसतन 99% रहा, और सबसे अच्छा नतीजा 99.3% था। चिप्स के बीच चलाए गए दो-क्यूबिट गेट की औसत फ़िडेलिटी चारों लिंक पर 94.75% रही, जो चिप पर मौजूद गेटों से काफ़ी कम है।
एक छोटा अंतर भी ध्यान देने लायक है। IBM की लिखित सामग्री सबसे अच्छे लिंक नतीजे को 99.3% बताती है, जबकि Ars Technica ने IBM के Oliver Dial के हवाले से 99.4 प्रतिशत तक का आंकड़ा दिया है। जो भी हो, Starling के लिए IBM का अपना लक्ष्य 0.1% लिंक त्रुटि है, जो आज के औसत से लगभग दस गुना बेहतर है। Starling को प्रति मॉड्यूल 100 से अधिक ऐसे लिंक भी चाहिए, जबकि इस प्रदर्शन में चार थे।
जुड़े हुए चिप्स को लाने की रफ़्तार भी धीमी हुई है। IBM के मार्च 2026 के रोडमैप में 2026 में 120 क्यूबिट वाले अधिकतम तीन जुड़े Nighthawk मॉड्यूल (360 क्यूबिट) की उम्मीद थी। Ars Technica के मुताबिक़ योजना को नौ जुड़े चिप्स से घटाकर दो कर दिया गया है, और 520 क्यूबिट वाले Nighthawk r3 प्रोसेसरों से बना पहला दो-चिप सिस्टम अब 2027 के लिए तय है।
डिकोडिंग: एक दावा जिसे ध्यान से पढ़ना चाहिए
त्रुटि-सुधार तभी काम करता है जब कोई क्लासिकल डिकोडर माप के प्रवाह से रियल-टाइम में यह पता लगा सके कि कौन-सी त्रुटियां हुईं। 2025 के एक प्रीप्रिंट में वर्णित IBM का Relay-BP डिकोडर एक हल्की संदेश-संचरण विधि है, जिसे FPGA या समर्पित चिप्स पर चलाने के लिए बनाया गया है। सिमुलेशन में इसने द्वि-चर बाइसिकल कोड पर एक मानक डिकोडर (BP+OSD) से बेहतर प्रदर्शन किया। प्रीप्रिंट का अनुमान है कि प्रति चक्र एक माइक्रोसेकंड पर 12 चक्रों वाले सर्किट को डिकोड करने के लिए लगभग 600 पुनरावृत्तियों का बजट है।
IBM अब कहता है कि Relay-BP पहले से Starling की ज़रूरतें पूरी करता है और वह 2 नैनोमीटर प्रक्रिया पर एक समर्पित डिकोडर चिप डिज़ाइन कर रहा है। यह एक एल्गोरिदम के बारे में मज़बूत दावा है, लेकिन यह सिमुलेशन पर टिका है। असली हार्डवेयर पर चल रही लॉजिकल मेमोरी के साथ तालमेल रख सकने वाला डिकोडर एक अलग पड़ाव है। IBM के मार्च रोडमैप ने 2026 में डिकोडर प्रोटोटाइप का वादा किया था, और नवंबर की सामग्री इस चिप को अब भी विकास में बताती है।
विस्तार का एक अलग दांव
हर सुपरकंडक्टिंग-क्यूबिट कंपनी एक ही रास्ता नहीं अपना रही। 10 नवंबर को Rigetti Computing ने अपने 108 क्यूबिट वाले Cepheus सिस्टम पर 99.5% मध्य दो-क्यूबिट गेट फ़िडेलिटी बताई, जो नौ-नौ क्यूबिट वाले बारह चिपलेट से बना है। Rigetti का कहना है कि वह कई फ़्रिजों को नेटवर्क में जोड़ने के बजाय एक ही डाइल्यूशन फ़्रिज में ज़्यादा क्यूबिट रखकर विस्तार करने की योजना बना रही है। IBM जुड़े हुए क्रायोस्टैट पर दांव लगा रहा है। दोनों रणनीतियां कंपनियों के अपने आंकड़ों पर आधारित हैं, और किसी ने भी अभी बड़े पैमाने पर त्रुटि-सुधारित गणना नहीं दिखाई है।
प्रचार बनाम ठोस तथ्य
- ठोस तथ्य: IBM स्पष्ट लक्ष्यों के साथ पुर्ज़ों के स्तर के आंकड़े प्रकाशित कर रहा है, जिससे प्रगति मापी जा सकती है। c-couplers के क्वालिटी फ़ैक्टर, जंक्शन उपज की गणना और क्रायोस्टैट एकीकरण ठोस इंजीनियरिंग कदम हैं।
- अभी तक नहीं दिखाया गया: हमने नवंबर की जो सामग्री देखी, उसमें Loon-श्रेणी के हार्डवेयर पर रियल-टाइम डिकोडिंग के साथ चलती qLDPC लॉजिकल मेमोरी की रिपोर्ट नहीं है। IBM के रोडमैप के अनुसार Kookaburra नाम का प्रोसेसर Starling का एक मॉड्यूल (एक लॉजिकल प्रोसेसिंग यूनिट और मेमोरी) प्रदर्शित करेगा; इस प्रदर्शन को पूरा होने की सूचना नहीं दी गई है।
- अंतर बड़े हैं: Loon की मध्य गेट त्रुटि (लगभग 0.3%) Starling के लक्ष्य से दस गुना से ज़्यादा है, लिंक त्रुटि लगभग दस गुना अधिक है, और लिंक एक मॉड्यूल की ज़रूरत से 25 गुना कम हैं।
- मॉडल-आधारित बचत: यह दावा कि Starling को अन्य दोष-सहिष्णु डिज़ाइनों की तुलना में लगभग दस गुना कम भौतिक क्यूबिट चाहिए, शोर मॉडलों पर निर्भर है, जैसे 2024 के शोधपत्र में मानी गई 0.1% भौतिक त्रुटि दर।
- स्व-रिपोर्टेड: इनमें से ज़्यादातर आंकड़े IBM के ब्लॉग पोस्ट और प्रेस सामग्री से आते हैं, सहकर्मी-समीक्षित शोधपत्रों से नहीं। स्वतंत्र नतीजे आने तक इन्हें कंपनी का पक्ष मानें।
किन बातों पर नज़र रखें
चार संकेत बताएंगे कि 2029 की तारीख़ टिकी रहती है या नहीं: रियल-टाइम डिकोडिंग के साथ द्वि-चर बाइसिकल कोड वाली लॉजिकल मेमोरी का हार्डवेयर प्रदर्शन; लिंक की संख्या बढ़ने के साथ l-couplers त्रुटि का 0.1% की ओर घटना; 2027 में दो-चिप Nighthawk r3 सिस्टम की डिलीवरी; और IBM द्वारा उद्धृत अमेरिकी ऊर्जा विभाग के Genesis Mission का लक्ष्य, यानी 2028 के अंत तक 100 लॉजिकल क्यूबिट से 100,000 कठिन ऑपरेशन चलाना। ऐसे दावों को कैसे परखें, यह जानने के लिए हमारी क्वांटम कंप्यूटिंग घोषणा पढ़ने की गाइड देखें।
स्रोत
इस पेज पर दी गई जानकारी नीचे दिए गए स्रोतों से ली गई है, जिन्हें DesignQuantum™ ने संकलित किया है।
- The path to Starling: progress toward fault-tolerant quantum computing — IBM Research (Nov 11, 2026) research.ibm.com
- IBM Quantum Developer Conference 2026 — IBM Quantum blog ibm.com
- Connecting quantum processors with l-couplers — IBM Quantum blog ibm.com
- IBM Quantum Nighthawk demonstrates new levels of speed and quality, with plans to scale beyond 1,000 qubits in 2027 — IBM Newsroom (Nov 11, 2026) newsroom.ibm.com
- Quantum roadmap (updated March 2026) — IBM Technology Atlas ibm.com
- IBM to offer access to a dual-processor quantum system in 2027 — Ars Technica (Nov 11, 2026) arstechnica.com
- High-threshold and low-overhead fault-tolerant quantum memory (Bravyi et al.; Nature 627, 778, 2024) arxiv.org
- Tour de gross: a modular quantum computer based on bivariate bicycle codes (Yoder et al., 2025) arxiv.org
- Improved belief propagation is sufficient for real-time decoding of quantum memory (Müller et al., 2025) arxiv.org
- Rigetti Computing reports third quarter 2026 financial results — GlobeNewswire (Nov 10, 2026) globenewswire.com