SEEQC melaporkan peningkatan dekode QEC dari pre-decoder chip dan NVIDIA Ising
SEEQC mengatakan simulasi menunjukkan pre-decoder berbasis chip miliknya, dipasangkan dengan NVIDIA Ising dan NVQLink, memangkas latensi dekode QEC dan kesalahan logis sekitar 50%.
Halaman ini diterjemahkan dari bahasa Inggris. Nama perusahaan dan produk serta tautan sumber tidak diubah. Baca versi asli dalam bahasa Inggris
SEEQC mengatakan telah mendemonstrasikan, dalam simulasi, cara yang lebih cepat untuk menangani salah satu hambatan utama dalam komputasi kuantum toleran-kesalahan: mendekode data koreksi kesalahan. Menurut pengumuman perusahaan, arsitektur multi-tahap yang menggabungkan pre-decoder berbasis chip milik SEEQC dengan model dekode Ising dari NVIDIA mengurangi latensi dekode dan tingkat kesalahan logis masing-masing sekitar 50% dibandingkan dengan menggunakan NVIDIA Ising saja sebagai pre-decoder.
Apa yang diumumkan
Hasil tersebut diungkap pada 22 Oktober dalam pengumuman perusahaan yang dimuat oleh The Quantum Insider. SEEQC mengatakan pihaknya mengintegrasikan pre-decoder miliknya ke dalam prosesor kuantum dan tumpukan arsitektur yang disimulasikan, yang mencakup latensi decoder realistis pada skala besar. Dalam pengaturan itu, perangkat keras SEEQC bertindak sebagai backend untuk NVIDIA Ising Decoding, sementara SEEQC Digital Link dan NVIDIA NVQLink menyediakan jalur komunikasi berlatensi rendah antara sistem kuantum dan komputasi yang dipercepat GPU.
Menurut pengumuman itu, pembanding dasarnya adalah NVIDIA Ising yang beroperasi sebagai pre-decoder mandiri. Dibandingkan acuan tersebut, SEEQC mengatakan pendekatan gabungan itu meningkatkan dua metrik yang disorotnya sebagai krusial untuk penskalaan sistem toleran-kesalahan: waktu dekode dan kinerja kesalahan logis.
John Levy, chief executive SEEQC, mengatakan pekerjaan ini menunjukkan perlunya keterkaitan yang lebih erat antara prosesor kuantum dan infrastruktur komputasi berkinerja tinggi.
Detail teknis
Koreksi kesalahan kuantum menghasilkan volume besar data sindrom yang harus diproses cukup cepat agar tetap sejalan dengan operasi kuantum. SEEQC berpendapat bahwa sebagian pemrosesan itu seharusnya dilakukan jauh lebih dekat ke prosesor kuantum, alih-alih mengirim semua data ke atas menuju sumber daya klasik tingkat lebih tinggi.
Dalam arsitektur yang dilaporkan, pre-decoder skala-chip milik SEEQC melakukan pemrosesan khusus di dekat QPU, mengurangi perpindahan data sebelum meneruskan informasi ke sistem berbasis GPU yang menjalankan NVIDIA Ising. Perusahaan mengatakan susunan itu memangkas overhead komunikasi dan mempercepat langkah-langkah dekode yang krusial.
Peran interkoneksi juga menjadi pusat klaim tersebut. SEEQC menyebut Digital Link miliknya bersama NVIDIA NVQLink sebagai kerangka kerja yang memungkinkan pertukaran berlatensi rendah antara sisi kuantum dan lingkungan komputasi terakselerasi. NVIDIA menggambarkan NVQLink sebagai arsitektur interkoneksi QPU-GPU terbuka yang ditujukan untuk tugas waktu nyata seperti kalibrasi dan koreksi kesalahan kuantum.
Hasil yang diumumkan berasal dari simulasi, bukan demonstrasi perangkat keras langsung dari seluruh tumpukan.
Mengapa ini penting
Bagi pengembang perangkat keras kuantum, koreksi kesalahan bukan hanya soal kinerja kode tetapi juga arsitektur sistem secara keseluruhan. Latensi, transfer data, dan overhead komputasi klasik semuanya dapat membatasi skalabilitas, bahkan jika perangkat keras qubit membaik.
Hasil yang dilaporkan SEEQC menonjol karena membingkai dekode sebagai persoalan sistem terdistribusi: sebagian fungsi dijalankan pada skala chip, lainnya pada infrastruktur GPU. Jika pembagian kerja itu bertahan dalam perangkat keras terintegrasi, hal ini dapat mengurangi beban baik pada tumpukan kontrol klasik maupun pada prosesor kuantum yang mendasarinya.
Pengumuman ini juga sejalan dengan arah industri yang lebih luas menuju sistem kuantum-klasik hibrida, di mana perangkat keras kuantum khusus dihubungkan secara erat dengan komputasi berkinerja tinggi konvensional.
Yang perlu diperhatikan
SEEQC mengatakan langkah berikutnya adalah mengintegrasikan komponen tingkat sistem yang telah didemonstrasikan ke dalam prosesor kuantum dengan integrasi chip-ke-chip di dalam infrastruktur HPC canggih. Perusahaan mengatakan pekerjaan itu ditujukan untuk mengevaluasi peningkatan lebih lanjut dalam kinerja dan skalabilitas koreksi kesalahan kuantum, serta beban kerja kuantum-klasik hibrida lainnya.
Pertanyaan kuncinya sekarang adalah apakah manfaat yang disimulasikan itu dapat direproduksi pada perangkat keras yang diterapkan, ketika kompleksitas antarmuka, pengaturan waktu, dan derau sistem sering kali mempersulit gagasan arsitektur yang menjanjikan. Bagi investor maupun tim teknis, tonggak bermakna berikutnya adalah bukti dari prosesor kuantum terintegrasi, bukan dari simulasi semata.
Sumber
Fakta di halaman ini berasal dari sumber-sumber di bawah ini, yang dihimpun oleh DesignQuantum.
- SEEQC Combines Chip-Based Processing With NVIDIA AI to Improve Quantum Error Correction thequantuminsider.com
- NVIDIA NVQLink for Quantum Computing nvidia.com