SEEQC informuje o poprawie dekodowania QEC dzięki układowemu predekoderowi i NVIDIA Ising
SEEQC twierdzi, że symulacje pokazują, iż jego układowy predekoder, połączony z NVIDIA Ising i NVQLink, zmniejsza opóźnienie dekodowania QEC i liczbę błędów logicznych o około 50%.
Ta strona została przetłumaczona z angielskiego. Nazwy firm i produktów oraz linki do źródeł pozostają bez zmian. Przeczytaj oryginał po angielsku
SEEQC poinformowało, że w symulacji zaprezentowało szybszy sposób radzenia sobie z jednym z głównych wąskich gardeł tolerancyjnych na błędy komputerów kwantowych: dekodowaniem danych korekcji błędów. Zgodnie z komunikatem firmy, wieloetapowa architektura łącząca układowy predekoder SEEQC z modelami dekodowania Ising od NVIDIA zmniejszyła zarówno opóźnienie dekodowania, jak i współczynnik błędów logicznych o około 50% w porównaniu z wykorzystaniem samego NVIDIA Ising jako predekodera.
Co ogłoszono
Wynik ujawniono 22 października w komunikacie firmy opublikowanym przez The Quantum Insider. SEEQC podało, że zintegrowało swój predekoder z symulowanym procesorem kwantowym i stosem architektury obejmującym realistyczne opóźnienia dekodera przy dużej skali. W tej konfiguracji sprzęt SEEQC działał jako zaplecze dla NVIDIA Ising Decoding, a SEEQC Digital Link i NVIDIA NVQLink zapewniały ścieżkę komunikacyjną o niskich opóźnieniach między systemem kwantowym a obliczeniami przyspieszanymi przez GPU.
Zgodnie z komunikatem punktem odniesienia w porównaniu był NVIDIA Ising działający jako samodzielny predekoder. Na tle tego punktu odniesienia SEEQC stwierdziło, że podejście łączone poprawiło dwa wskaźniki, które firma wskazała jako kluczowe dla skalowania systemów tolerujących błędy: czas dekodowania i poziom błędów logicznych.
John Levy, chief executive SEEQC, powiedział, że prace te wskazują na ściślejsze sprzężenie między procesorami kwantowymi a infrastrukturą obliczeń wysokiej wydajności.
Szczegóły techniczne
Korekcja błędów kwantowych generuje duże ilości danych syndromowych, które muszą być przetwarzane wystarczająco szybko, by nadążać za operacjami kwantowymi. SEEQC argumentuje, że część tego przetwarzania powinna odbywać się znacznie bliżej procesora kwantowego, zamiast przesyłania wszystkich danych wyżej do klasycznych zasobów wyższego poziomu.
W opisanej architekturze układowy predekoder SEEQC wykonuje wyspecjalizowane przetwarzanie blisko QPU, ograniczając transfer danych przed przekazaniem informacji do systemów opartych na GPU uruchamiających NVIDIA Ising. Firma twierdzi, że taki układ zmniejsza narzut komunikacyjny i przyspiesza krytyczne etapy dekodowania.
Rola połączenia międzysystemowego jest również kluczowa dla tych twierdzeń. SEEQC wskazało na swoje Digital Link wraz z NVIDIA NVQLink jako ramy umożliwiające wymianę danych o niskich opóźnieniach między częścią kwantową a środowiskiem obliczeń przyspieszanych. NVIDIA opisuje NVQLink jako otwartą architekturę połączeń QPU-GPU przeznaczoną do zadań czasu rzeczywistego, takich jak kalibracja i kwantowa korekcja błędów.
Ogłoszony wynik pochodzi z symulacji, a nie z demonstracji pełnego stosu na działającym sprzęcie.
Dlaczego to ważne
Dla twórców sprzętu kwantowego korekcja błędów dotyczy nie tylko wydajności kodu, lecz także całej architektury systemu. Opóźnienia, transfer danych i narzut klasycznych obliczeń mogą ograniczać skalowalność nawet wtedy, gdy poprawia się sam sprzęt kubitowy.
Wynik przedstawiony przez SEEQC jest istotny, ponieważ ujmuje dekodowanie jako problem systemów rozproszonych: część funkcji wykonywana jest w skali układu, a część w infrastrukturze GPU. Jeśli taki podział pracy sprawdzi się w zintegrowanym sprzęcie, mógłby zmniejszyć obciążenie zarówno klasycznego stosu sterowania, jak i bazowego procesora kwantowego.
To ogłoszenie wpisuje się także w szerszy kierunek w branży ku hybrydowym systemom kwantowo-klasycznym, w których wyspecjalizowany sprzęt kwantowy jest ściśle połączony z konwencjonalnymi obliczeniami wysokiej wydajności.
Na co zwrócić uwagę
SEEQC poinformowało, że kolejnym krokiem jest zintegrowanie zademonstrowanych komponentów systemowych z procesorem kwantowym z integracją chip-to-chip wewnątrz zaawansowanej infrastruktury HPC. Firma twierdzi, że prace te mają na celu ocenę dalszych korzyści w wydajności i skalowalności kwantowej korekcji błędów, a także innych hybrydowych obciążeń kwantowo-klasycznych.
Kluczowe pytanie brzmi teraz, czy korzyści wykazane w symulacji da się odtworzyć we wdrożonym sprzęcie, gdzie złożoność interfejsów, synchronizacja i szum systemowy często komplikują obiecujące koncepcje architektoniczne. Dla inwestorów i zespołów technicznych kolejnym istotnym kamieniem milowym będą dowody z zintegrowanego procesora kwantowego, a nie wyłącznie z symulacji.
Źródła
Fakty na tej stronie pochodzą z poniższych źródeł, zebranych przez DesignQuantum.
- SEEQC Combines Chip-Based Processing With NVIDIA AI to Improve Quantum Error Correction thequantuminsider.com
- NVIDIA NVQLink for Quantum Computing nvidia.com