SEEQC, 칩 프리디코더와 NVIDIA Ising으로 QEC 디코딩 성능 향상 보고

SEEQC는 오류 정정 데이터 디코딩이라는 내결함성 양자컴퓨팅의 핵심 병목 가운데 하나를 더 빠르게 처리하는 방법을 시뮬레이션으로 입증했다고 밝혔다. 회사 발표에 따르면, SEEQC의 칩 기반 프리디코더와 NVIDIA의 Ising 디코딩 모델을 결합한 다단계 아키텍처는 프리디코더로 NVIDIA Ising만 단독 사용하는 방식과 비교해 디코딩 지연시간과 논리 오류율을 모두 약 50% 낮췄다.

발표 내용

이번 결과는 10월 22일 The Quantum Insider를 통해 전해진 회사 발표에서 공개됐다. SEEQC는 실제 규모에서의 디코더 지연시간을 반영한 시뮬레이션 양자 프로세서 및 아키텍처 스택에 자사 프리디코더를 통합했다고 밝혔다. 이 구성에서 SEEQC의 하드웨어는 NVIDIA Ising Decoding의 백엔드로 작동했고, SEEQC Digital Link와 NVIDIA NVQLink는 양자 시스템과 GPU 가속 컴퓨팅 사이의 저지연 통신 경로를 제공했다.

발표에 따르면 비교 기준은 독립형 프리디코더로 작동하는 NVIDIA Ising이었다. SEEQC는 이 기준과 비교해, 결합된 접근 방식이 내결함성 시스템 확장에 핵심적이라고 강조한 두 가지 지표, 즉 디코딩 시간과 논리 오류 성능을 개선했다고 밝혔다.

DesignQuantum 뉴스레터 구독하기

양자 컴퓨팅 뉴스와 해설을 무료로 받아보세요. 모든 주장에는 출처 링크가 있습니다. 매일, 매주 또는 매월 중에서 선택하세요.

Website

이메일 주소 발송 빈도매일매주매월 언어EnglishEspañol简体中文हिन्दीالعربيةPortuguês (Brasil)FrançaisDeutsch日本語Русский한국어Bahasa IndonesiaTürkçeItalianoTiếng ViệtPolskiNederlandsไทยفارسیУкраїнськаবাংলাاردوKiswahiliBahasa Melayuעברית 무료 구독

무료입니다. 언제든 클릭 한 번으로 구독을 해지할 수 있습니다. 개인정보 처리방침

SEEQC의 최고경영자 John Levy는 이번 작업이 양자 프로세서와 고성능 컴퓨팅 인프라의 더 긴밀한 결합 가능성을 보여준다고 말했다.

기술적 세부 사항

양자 오류 정정은 대량의 신드롬 데이터를 생성하며, 이 데이터는 양자 연산 속도를 따라갈 수 있을 만큼 빠르게 처리되어야 한다. SEEQC는 이 처리의 일부가 모든 데이터를 상위 고전 자원으로 올려 보내는 대신, 양자 프로세서에 훨씬 더 가까운 곳에서 이뤄져야 한다고 주장한다.

이번에 보고된 아키텍처에서 SEEQC의 칩 스케일 프리디코더는 QPU 근처에서 특화된 처리를 수행하며, 이후 NVIDIA Ising을 구동하는 GPU 기반 시스템으로 정보를 넘기기 전에 데이터 이동을 줄인다. 회사는 이런 구성이 통신 오버헤드를 낮추고 핵심 디코딩 단계를 가속한다고 설명했다.

인터커넥트의 역할도 이 주장에 핵심적이다. SEEQC는 자사의 Digital Link와 NVIDIA NVQLink를, 양자 측과 가속 컴퓨팅 환경 사이의 저지연 데이터 교환을 가능하게 하는 프레임워크로 제시했다. NVIDIA는 NVQLink를 보정과 양자 오류 정정 같은 실시간 작업을 위한 개방형 QPU-GPU 인터커넥트 아키텍처라고 설명한다.

이번에 발표된 결과는 전체 스택에 대한 실제 하드웨어 실증이 아니라 시뮬레이션에서 나온 것이다.

왜 중요한가

양자 하드웨어 개발자들에게 오류 정정은 단지 코드 성능의 문제가 아니라 전체 시스템 아키텍처의 문제이기도 하다. 지연시간, 데이터 전송, 고전 컴퓨팅 오버헤드는 큐비트 하드웨어가 개선되더라도 모두 확장성을 제한할 수 있다.

SEEQC가 보고한 결과가 주목되는 이유는 디코딩을 분산 시스템의 문제로 규정하기 때문이다. 일부 기능은 칩 스케일에서 수행하고, 다른 기능은 GPU 인프라에서 처리하는 방식이다. 이런 역할 분담이 통합 하드웨어에서도 유효하다면, 고전적 제어 스택과 기반 양자 프로세서 양쪽의 부담을 모두 줄일 수 있다.

이번 발표는 또한 특화된 양자 하드웨어를 기존 고성능 컴퓨팅과 긴밀하게 연결하는 하이브리드 양자-고전 시스템으로 향하는 더 넓은 업계 흐름과도 맞닿아 있다.

주목할 점

SEEQC는 다음 단계로, 입증된 시스템 수준 구성요소를 첨단 HPC 인프라 내부의 칩 간 통합을 갖춘 양자 프로세서에 통합하는 작업을 추진하겠다고 밝혔다. 회사는 이 작업이 양자 오류 정정 성능과 확장성, 그리고 다른 하이브리드 양자-고전 워크로드에서의 추가적인 개선 효과를 평가하는 것을 목표로 한다고 설명했다.

이제 핵심 질문은 이러한 시뮬레이션상의 이점이 실제 배치된 하드웨어에서도 재현될 수 있느냐는 점이다. 실제 환경에서는 인터페이스 복잡성, 타이밍, 시스템 노이즈가 유망한 아키텍처 아이디어를 종종 더 복잡하게 만들기 때문이다. 투자자와 기술팀 모두에게 다음 의미 있는 이정표는 단순한 시뮬레이션이 아니라 통합 양자 프로세서에서 나온 증거가 될 것이다.