SEEQC báo cáo cải thiện giải mã QEC nhờ bộ tiền giải mã trên chip và NVIDIA Ising

SEEQC cho biết họ đã chứng minh, trong mô phỏng, một cách nhanh hơn để xử lý một trong những nút thắt trung tâm của điện toán lượng tử chịu lỗi: giải mã dữ liệu sửa lỗi. Theo thông báo của công ty, một kiến trúc nhiều tầng kết hợp bộ tiền giải mã dựa trên chip của SEEQC với các mô hình giải mã Ising của NVIDIA đã giúp giảm cả độ trễ giải mã lẫn tỷ lệ lỗi logic khoảng 50% so với việc chỉ dùng NVIDIA Ising như một bộ tiền giải mã.

Nội dung được công bố

Kết quả này được công bố ngày 22 tháng 10 trong một thông báo của công ty do The Quantum Insider đăng tải. SEEQC cho biết họ đã tích hợp bộ tiền giải mã của mình vào một bộ xử lý lượng tử mô phỏng và ngăn xếp kiến trúc có bao gồm độ trễ bộ giải mã thực tế ở quy mô lớn. Trong cấu hình đó, phần cứng của SEEQC đóng vai trò backend cho NVIDIA Ising Decoding, còn SEEQC Digital Link và NVIDIA NVQLink cung cấp đường truyền thông độ trễ thấp giữa hệ lượng tử và năng lực tính toán tăng tốc bằng GPU.

Theo thông báo, mốc tham chiếu để so sánh là NVIDIA Ising vận hành như một bộ tiền giải mã độc lập. So với mốc này, SEEQC cho biết cách tiếp cận kết hợp đã cải thiện hai chỉ số mà công ty nhấn mạnh là then chốt để mở rộng các hệ chịu lỗi: thời gian giải mã và hiệu năng lỗi logic.

Nhận bản tin DesignQuantum

Tin tức và bài giải thích miễn phí về điện toán lượng tử, mỗi nhận định đều dẫn nguồn. Chọn hằng ngày, hằng tuần hoặc hằng tháng.

Website

Địa chỉ email Tần suấtHằng ngàyHằng tuầnHằng tháng Ngôn ngữEnglishEspañol简体中文हिन्दीالعربيةPortuguês (Brasil)FrançaisDeutsch日本語Русский한국어Bahasa IndonesiaTürkçeItalianoTiếng ViệtPolskiNederlandsไทยفارسیУкраїнськаবাংলাاردوKiswahiliBahasa Melayuעברית Đăng ký miễn phí

Miễn phí. Hủy đăng ký bằng một cú nhấp bất cứ lúc nào. Chính sách quyền riêng tư

John Levy, CEO của SEEQC, cho biết công trình này cho thấy khả năng gắn kết chặt chẽ hơn giữa bộ xử lý lượng tử và hạ tầng tính toán hiệu năng cao.

Chi tiết kỹ thuật

Sửa lỗi lượng tử tạo ra khối lượng lớn dữ liệu hội chứng cần được xử lý đủ nhanh để theo kịp các thao tác lượng tử. SEEQC cho rằng một phần quá trình xử lý đó nên diễn ra gần bộ xử lý lượng tử hơn nhiều, thay vì chuyển toàn bộ dữ liệu lên các tài nguyên cổ điển cấp cao hơn.

Trong kiến trúc được báo cáo, bộ tiền giải mã ở quy mô chip của SEEQC thực hiện xử lý chuyên biệt gần QPU, giảm việc di chuyển dữ liệu trước khi chuyển thông tin sang các hệ thống dựa trên GPU chạy NVIDIA Ising. Công ty cho biết cách bố trí này giúp cắt giảm chi phí truyền thông và tăng tốc các bước giải mã quan trọng.

Vai trò của kết nối liên thông cũng là yếu tố trung tâm trong tuyên bố này. SEEQC dẫn ra Digital Link của mình cùng với NVIDIA NVQLink như khuôn khổ cho phép trao đổi độ trễ thấp giữa phía lượng tử và môi trường tính toán tăng tốc. NVIDIA mô tả NVQLink là một kiến trúc kết nối liên thông QPU-GPU mở, hướng tới các tác vụ thời gian thực như hiệu chuẩn và sửa lỗi lượng tử.

Kết quả được công bố đến từ mô phỏng, thay vì một màn trình diễn phần cứng trực tiếp của toàn bộ ngăn xếp.

Vì sao điều này quan trọng

Đối với các nhà phát triển phần cứng lượng tử, sửa lỗi không chỉ là vấn đề hiệu năng của mã mà còn là vấn đề của toàn bộ kiến trúc hệ thống. Độ trễ, truyền dữ liệu và chi phí tính toán cổ điển đều có thể hạn chế khả năng mở rộng, ngay cả khi phần cứng qubit được cải thiện.

Kết quả mà SEEQC công bố đáng chú ý vì nó đặt bài toán giải mã trong khuôn khổ một vấn đề hệ thống phân tán: một số chức năng được thực hiện ở quy mô chip, những chức năng khác chạy trên hạ tầng GPU. Nếu sự phân chia công việc này vẫn đứng vững khi triển khai trên phần cứng tích hợp, nó có thể giảm gánh nặng cho cả ngăn xếp điều khiển cổ điển lẫn bộ xử lý lượng tử nền tảng.

Thông báo này cũng phù hợp với xu hướng rộng hơn trong ngành hướng tới các hệ lai lượng tử-cổ điển, nơi phần cứng lượng tử chuyên dụng được liên kết chặt chẽ với hạ tầng tính toán hiệu năng cao truyền thống.

Cần theo dõi gì

SEEQC cho biết bước tiếp theo là tích hợp các thành phần cấp hệ thống đã được chứng minh vào một bộ xử lý lượng tử với tích hợp chip-to-chip bên trong hạ tầng HPC tiên tiến. Công ty cho biết công việc này nhằm đánh giá thêm các cải thiện về hiệu năng và khả năng mở rộng của sửa lỗi lượng tử, cũng như các khối lượng công việc lai lượng tử-cổ điển khác.

Câu hỏi then chốt hiện nay là liệu lợi ích trong mô phỏng có thể được tái tạo trên phần cứng triển khai thực tế hay không, trong bối cảnh độ phức tạp của giao diện, yếu tố thời gian và nhiễu hệ thống thường khiến các ý tưởng kiến trúc đầy hứa hẹn trở nên khó khăn hơn. Với cả nhà đầu tư lẫn các nhóm kỹ thuật, cột mốc đáng chú ý tiếp theo sẽ là bằng chứng từ một bộ xử lý lượng tử tích hợp thay vì chỉ từ mô phỏng.