SEEQC meldt winst bij QEC-decodering door chip-pre-decoder en NVIDIA Ising
SEEQC zegt dat simulaties laten zien dat zijn chipgebaseerde pre-decoder, in combinatie met NVIDIA Ising en NVQLink, de latentie van QEC-decodering en logische fouten met ongeveer 50% verlaagt.
Deze pagina is vertaald vanuit het Engels. Bedrijfs- en productnamen en bronlinks zijn ongewijzigd. Lees het origineel in het Engels
SEEQC zegt in simulatie een snellere manier te hebben aangetoond om een van de centrale knelpunten van fouttolerante quantumcomputing aan te pakken: het decoderen van foutcorrectiegegevens. Volgens de aankondiging van het bedrijf verlaagde een meertrapsarchitectuur die SEEQC’s chipgebaseerde pre-decoder combineert met de Ising-decodeermodellen van NVIDIA zowel de decoderingslatentie als de logische foutkans met ongeveer 50% vergeleken met het gebruik van alleen NVIDIA Ising als pre-decoder.
Wat is aangekondigd
Het resultaat werd op 22 oktober bekendgemaakt in een bedrijfsaankondiging die werd gepubliceerd door The Quantum Insider. SEEQC zei dat het zijn pre-decoder had geïntegreerd in een gesimuleerde quantumprocessor en architectuurstack waarin ook realistische decoderlatentie op schaal was opgenomen. In die opstelling fungeerde de hardware van SEEQC als backend voor NVIDIA Ising Decoding, terwijl SEEQC Digital Link en NVIDIA NVQLink zorgden voor het communicatiepad met lage latentie tussen het quantumsysteem en GPU-versnelde computing.
De vergelijkingsbasis was volgens de aankondiging NVIDIA Ising dat als zelfstandige pre-decoder draaide. Ten opzichte van die referentie zei SEEQC dat de gecombineerde aanpak de twee maatstaven verbeterde die het bedrijf als cruciaal aanmerkt voor het opschalen van fouttolerante systemen: decoderingstijd en logische foutprestaties.
John Levy, CEO van SEEQC, zei dat het werk wijst op een nauwere koppeling tussen quantumprocessors en high-performance computing-infrastructuur.
De technische details
Quantumfoutcorrectie produceert grote hoeveelheden syndroomdata die snel genoeg moeten worden verwerkt om gelijke tred te houden met quantumoperaties. SEEQC stelt dat een deel van die verwerking veel dichter bij de quantumprocessor zou moeten plaatsvinden, in plaats van alle data door te sturen naar hoger gelegen klassieke middelen.
In de beschreven architectuur voert SEEQC’s pre-decoder op chipschaal gespecialiseerde verwerking uit in de buurt van de QPU, waardoor dataverplaatsing afneemt voordat informatie wordt doorgegeven aan op GPU’s gebaseerde systemen die NVIDIA Ising draaien. Het bedrijf zegt dat die opzet de communicatie-overhead verlaagt en kritieke decoderingsstappen versnelt.
Ook de rol van de interconnect is volgens deze claim cruciaal. SEEQC noemde zijn Digital Link samen met NVIDIA NVQLink als het raamwerk dat uitwisseling met lage latentie mogelijk maakt tussen de quantumkant en de versnelde computeromgeving. NVIDIA beschrijft NVQLink als een open QPU-GPU-interconnectarchitectuur die bedoeld is voor realtime taken zoals kalibratie en quantumfoutcorrectie.
Het aangekondigde resultaat komt uit simulatie en niet uit een live hardwaredemonstratie van de volledige stack.
Waarom dit belangrijk is
Voor ontwikkelaars van quantumhardware draait foutcorrectie niet alleen om de prestaties van de code, maar ook om de totale systeemarchitectuur. Latentie, datatransport en overhead van klassieke computing kunnen de schaalbaarheid allemaal beperken, zelfs als de qubithardware verbetert.
Het door SEEQC gemelde resultaat is opvallend omdat het decodering neerzet als een probleem van gedistribueerde systemen: sommige functies worden op chipschaal uitgevoerd, andere op GPU-infrastructuur. Als die taakverdeling standhoudt in geïntegreerde hardware, kan dat de belasting verminderen van zowel de klassieke besturingsstack als de onderliggende quantumprocessor.
De aankondiging past ook in een bredere richting in de sector naar hybride quantum-klassieke systemen waarin gespecialiseerde quantumhardware nauw wordt gekoppeld aan conventionele high-performance computing.
Waarop te letten
SEEQC zei dat de volgende stap is om de gedemonstreerde systeemcomponenten te integreren in een quantumprocessor met chip-to-chipintegratie binnen geavanceerde HPC-infrastructuur. Het bedrijf zegt dat dit werk is gericht op het beoordelen van verdere winst in prestaties en schaalbaarheid van quantumfoutcorrectie, evenals van andere hybride quantum-klassieke workloads.
De belangrijkste vraag is nu of het voordeel uit de simulatie kan worden gereproduceerd in ingezette hardware, waar complexiteit van interfaces, timing en systeemruis veelbelovende architectuurideeën vaak compliceren. Voor zowel investeerders als technische teams zal de volgende betekenisvolle mijlpaal bewijs zijn uit een geïntegreerde quantumprocessor in plaats van alleen uit simulatie.
Bronnen
De feiten op deze pagina zijn afkomstig uit onderstaande bronnen, verzameld door DesignQuantum.
- SEEQC Combines Chip-Based Processing With NVIDIA AI to Improve Quantum Error Correction thequantuminsider.com
- NVIDIA NVQLink for Quantum Computing nvidia.com