SEEQC 报告称，芯片预解码器与 NVIDIA Ising 带来 QEC 解码性能提升

SEEQC 表示，其已在模拟中展示了一种更快的方法，以应对容错量子计算中一个核心瓶颈：纠错数据的解码。根据公司的公告，一种将 SEEQC 基于芯片的预解码器与 NVIDIA 的 Ising 解码模型相结合的多阶段架构，与仅将 NVIDIA Ising 单独用作预解码器相比，使解码延迟和逻辑错误率都降低了约 50%。

公布了什么

这一结果于 10 月 22 日在 The Quantum Insider 刊载的一则公司公告中披露。SEEQC 表示，其已将预解码器集成到一个模拟的量子处理器和架构栈中，其中纳入了大规模条件下的真实解码器延迟。在该配置中，SEEQC 的硬件作为 NVIDIA Ising Decoding 的后端，而 SEEQC Digital Link 和 NVIDIA NVQLink 则提供了量子系统与 GPU 加速计算之间的低延迟通信通道。

根据公告，用于对比的基线是作为独立预解码器运行的 NVIDIA Ising。相较于这一参考方案，SEEQC 表示，组合方案改善了其强调为容错系统扩展所必需的两项关键指标：解码时间和逻辑错误性能。

订阅 DesignQuantum 新闻通讯

免费的量子计算新闻与解析，每一项说法都附有来源链接。可选择每日、每周或每月。

Website

电子邮箱 频率每日每周每月 语言EnglishEspañol简体中文हिन्दीالعربيةPortuguês (Brasil)FrançaisDeutsch日本語Русский한국어Bahasa IndonesiaTürkçeItalianoTiếng ViệtPolskiNederlandsไทยفارسیУкраїнськаবাংলাاردوKiswahiliBahasa Melayuעברית 免费订阅

免费。随时一键退订。 隐私政策

SEEQC 首席执行官 John Levy 表示，这项工作表明量子处理器与高性能计算基础设施之间需要更紧密的耦合。

技术细节

量子纠错会产生大量综合征数据，必须足够快速地处理这些数据，才能跟上量子操作的节奏。SEEQC 认为，其中一部分处理应当在更靠近量子处理器的位置完成，而不是将所有数据都向上传送到更高层级的经典计算资源。

在所述架构中，SEEQC 的芯片级预解码器在 QPU 附近执行专用处理，在将信息交给运行 NVIDIA Ising 的基于 GPU 的系统之前先减少数据移动。该公司表示，这种安排降低了通信开销，并加快了关键解码步骤。

互连的作用也是这一主张的核心。SEEQC 提到，其 Digital Link 与 NVIDIA NVQLink 一起构成了量子侧与加速计算环境之间实现低延迟交换的框架。NVIDIA 将 NVQLink 描述为一种开放的 QPU-GPU 互连架构，旨在支持校准和量子纠错等实时任务。

此次公布的结果来自模拟，而不是对完整栈进行的实时硬件演示。

为什么重要

对于量子硬件开发者来说，纠错不仅关乎编码性能，也关乎整体系统架构。即使量子比特硬件有所改进，延迟、数据传输和经典计算开销仍都可能限制可扩展性。

SEEQC 报告的结果之所以值得关注，是因为它将解码描述为一个分布式系统问题：部分功能在芯片尺度上执行，其他功能则由 GPU 基础设施完成。如果这种分工在集成硬件中也能成立，它可能减轻经典控制栈和底层量子处理器双方的负担。

这一公告也契合了行业更广泛的发展方向，即朝着混合量子-经典系统演进，在这类系统中，专用量子硬件与传统高性能计算紧密连接。

接下来关注什么

SEEQC 表示，下一步是将这些已展示的系统级组件集成到量子处理器中，并在先进 HPC 基础设施内部实现芯片到芯片集成。该公司称，这项工作旨在评估量子纠错性能和可扩展性的进一步提升，以及其他混合量子-经典工作负载上的潜在收益。

现在的关键问题是，这种模拟中的收益能否在已部署硬件中得到复现，因为接口复杂性、时序和系统噪声往往会让原本很有前景的架构构想变得更加复杂。对于投资者和技术团队而言，下一项真正有意义的里程碑将是来自集成量子处理器的证据，而不仅仅是模拟结果。