SEEQC รายงานความก้าวหน้าในการถอดรหัส QEC จากพรีดีโคเดอร์บนชิปและ NVIDIA Ising

SEEQC ระบุว่า บริษัทได้สาธิตผ่านการจำลองถึงวิธีที่เร็วขึ้นในการจัดการกับหนึ่งในคอขวดสำคัญของการประมวลผลควอนตัมแบบทนต่อความผิดพลาด นั่นคือการถอดรหัสข้อมูลการแก้ไขข้อผิดพลาด ตามประกาศของบริษัท สถาปัตยกรรมหลายขั้นที่ผสานพรีดีโคเดอร์บนชิปของ SEEQC เข้ากับโมเดลการถอดรหัสแบบ Ising ของ NVIDIA สามารถลดทั้งเวลาแฝงในการถอดรหัสและอัตราข้อผิดพลาดเชิงตรรกะลงได้ประมาณ 50% เมื่อเทียบกับการใช้ NVIDIA Ising เพียงอย่างเดียวเป็นพรีดีโคเดอร์

มีการประกาศอะไรบ้าง

ผลลัพธ์ดังกล่าวถูกเปิดเผยเมื่อวันที่ 22 ตุลาคม ในประกาศของบริษัทที่เผยแพร่โดย The Quantum Insider SEEQC ระบุว่าได้รวมพรีดีโคเดอร์ของบริษัทเข้ากับตัวประมวลผลควอนตัมและสแตกสถาปัตยกรรมในการจำลอง ซึ่งรวมถึงเวลาแฝงของตัวถอดรหัสที่สมจริงในระดับการขยายขนาด ในการตั้งค่านั้น ฮาร์ดแวร์ของ SEEQC ทำหน้าที่เป็นแบ็กเอนด์ให้กับ NVIDIA Ising Decoding ขณะที่ SEEQC Digital Link และ NVIDIA NVQLink ทำหน้าที่เป็นเส้นทางการสื่อสารเวลาแฝงต่ำระหว่างระบบควอนตัมกับการประมวลผลที่เร่งด้วย GPU

ตามประกาศ เกณฑ์อ้างอิงในการเปรียบเทียบคือ NVIDIA Ising ที่ทำงานเป็นพรีดีโคเดอร์แบบสแตนด์อโลน เมื่อเทียบกับเกณฑ์อ้างอิงดังกล่าว SEEQC ระบุว่าแนวทางแบบผสานนี้ช่วยปรับปรุงตัวชี้วัด 2 รายการที่บริษัทเน้นว่ามีความสำคัญต่อการขยายระบบควอนตัมแบบทนต่อความผิดพลาด ได้แก่ เวลาที่ใช้ในการถอดรหัส และประสิทธิภาพด้านข้อผิดพลาดเชิงตรรกะ

รับจดหมายข่าว DesignQuantum

ข่าวและบทความอธิบายด้านควอนตัมคอมพิวติงฟรี ทุกข้อความอ้างอิงมีลิงก์ไปยังแหล่งที่มา เลือกรับรายวัน รายสัปดาห์ หรือรายเดือน

Website

อีเมล ความถี่รายวันรายสัปดาห์รายเดือน ภาษาEnglishEspañol简体中文हिन्दीالعربيةPortuguês (Brasil)FrançaisDeutsch日本語Русский한국어Bahasa IndonesiaTürkçeItalianoTiếng ViệtPolskiNederlandsไทยفارسیУкраїнськаবাংলাاردوKiswahiliBahasa Melayuעברית สมัครรับฟรี

ฟรี ยกเลิกการรับได้ทุกเมื่อด้วยคลิกเดียว นโยบายความเป็นส่วนตัว

John Levy ประธานเจ้าหน้าที่บริหารของ SEEQC กล่าวว่างานนี้ชี้ให้เห็นถึงการเชื่อมประสานที่แน่นแฟ้นยิ่งขึ้นระหว่างตัวประมวลผลควอนตัมกับโครงสร้างพื้นฐานการประมวลผลสมรรถนะสูง

รายละเอียดทางเทคนิค

การแก้ไขข้อผิดพลาดควอนตัมก่อให้เกิดข้อมูลซินโดรมจำนวนมากที่ต้องประมวลผลให้รวดเร็วพอจะตามทันการทำงานของระบบควอนตัม SEEQC ให้เหตุผลว่าการประมวลผลบางส่วนควรเกิดขึ้นใกล้กับตัวประมวลผลควอนตัมมากกว่านี้ แทนที่จะส่งข้อมูลทั้งหมดขึ้นไปยังทรัพยากรคลาสสิกในระดับสูงกว่า

ในสถาปัตยกรรมที่รายงาน พรีดีโคเดอร์ระดับชิปของ SEEQC ทำการประมวลผลเฉพาะทางใกล้กับ QPU เพื่อลดการเคลื่อนย้ายข้อมูลก่อนส่งต่อข้อมูลไปยังระบบที่ใช้ GPU ซึ่งรัน NVIDIA Ising บริษัทระบุว่าการจัดวางเช่นนี้ช่วยลดภาระส่วนเกินของการสื่อสารและเร่งขั้นตอนการถอดรหัสที่สำคัญ

บทบาทของระบบเชื่อมต่อก็เป็นหัวใจสำคัญของข้ออ้างนี้เช่นกัน SEEQC อ้างถึง Digital Link ของบริษัทควบคู่กับ NVIDIA NVQLink ว่าเป็นกรอบงานที่ทำให้เกิดการแลกเปลี่ยนข้อมูลแบบเวลาแฝงต่ำระหว่างฝั่งควอนตัมกับสภาพแวดล้อมการประมวลผลแบบเร่งความเร็ว NVIDIA อธิบายว่า NVQLink เป็นสถาปัตยกรรมการเชื่อมต่อระหว่าง QPU-GPU แบบเปิด ที่ออกแบบมาสำหรับงานเรียลไทม์ เช่น การปรับเทียบและการแก้ไขข้อผิดพลาดควอนตัม

ผลลัพธ์ที่ประกาศออกมานี้มาจากการจำลอง ไม่ใช่การสาธิตด้วยฮาร์ดแวร์จริงของสแตกเต็มระบบ

เหตุใดจึงสำคัญ

สำหรับผู้พัฒนาฮาร์ดแวร์ควอนตัม การแก้ไขข้อผิดพลาดไม่ได้เกี่ยวข้องแค่ประสิทธิภาพของโค้ดเท่านั้น แต่ยังเกี่ยวข้องกับสถาปัตยกรรมของระบบโดยรวมด้วย เวลาแฝง การถ่ายโอนข้อมูล และภาระของการประมวลผลแบบคลาสสิก ล้วนสามารถจำกัดความสามารถในการขยายขนาดได้ แม้ว่าฮาร์ดแวร์คิวบิตจะพัฒนาดีขึ้นก็ตาม

ผลลัพธ์ที่ SEEQC รายงานมีความน่าสนใจ เพราะนำเสนอการถอดรหัสในฐานะปัญหาของระบบแบบกระจาย: บางฟังก์ชันทำงานในระดับชิป ขณะที่บางส่วนทำงานบนโครงสร้างพื้นฐาน GPU หากการแบ่งงานลักษณะนี้ยังคงใช้ได้ผลเมื่อรวมเข้ากับฮาร์ดแวร์จริง ก็อาจช่วยลดภาระทั้งในสแตกการควบคุมแบบคลาสสิกและในตัวประมวลผลควอนตัมที่เป็นฐานรองรับ

ประกาศนี้ยังสอดคล้องกับทิศทางที่กว้างขึ้นของอุตสาหกรรมซึ่งมุ่งสู่ระบบไฮบริดควอนตัม-คลาสสิก ที่เชื่อมฮาร์ดแวร์ควอนตัมเฉพาะทางเข้ากับการประมวลผลสมรรถนะสูงแบบดั้งเดิมอย่างใกล้ชิด

สิ่งที่ต้องจับตา

SEEQC ระบุว่าขั้นตอนถัดไปคือการผสานองค์ประกอบระดับระบบที่ได้สาธิตแล้วเข้ากับตัวประมวลผลควอนตัม โดยมีการบูรณาการแบบชิปต่อชิปภายในโครงสร้างพื้นฐาน HPC ขั้นสูง บริษัทระบุว่างานดังกล่าวมุ่งประเมินการปรับปรุงเพิ่มเติมทั้งด้านประสิทธิภาพและความสามารถในการขยายขนาดของการแก้ไขข้อผิดพลาดควอนตัม ตลอดจนภาระงานไฮบริดควอนตัม-คลาสสิกประเภทอื่น

คำถามสำคัญในตอนนี้คือ ประโยชน์ที่เห็นจากการจำลองจะสามารถทำซ้ำได้ในฮาร์ดแวร์ที่นำไปใช้งานจริงหรือไม่ ซึ่งในสภาพแวดล้อมจริง ความซับซ้อนของอินเทอร์เฟซ จังหวะเวลา และสัญญาณรบกวนของระบบ มักทำให้แนวคิดทางสถาปัตยกรรมที่ดูมีแนวโน้มดีซับซ้อนขึ้น สำหรับทั้งนักลงทุนและทีมเทคนิค หลักไมล์สำคัญถัดไปคือหลักฐานจากตัวประมวลผลควอนตัมแบบบูรณาการ ไม่ใช่จากการจำลองเพียงอย่างเดียว